公开(公告)号：CN103151456B

公开(公告)日：2018-02-09

申请号：CN201210523694.8

申请日：2012-12-07

Applicant: 三星电子株式会社

Inventor： 李学善 ,  渡嘉敷健 ,  金明哲 ,  权亨峻 ,  李相旻 ,  李佑澈 ,  郑明勋

IPC: H01L43/08 ,  H01L43/12

Abstract: 本发明提供了磁器件及其制造方法。该磁器件包括具有至少一个磁层的堆叠结构，该堆叠结构利用包括至少70体积百分比的含氢气体和至少2体积百分比的CO气体的蚀刻气体来蚀刻。

公开(公告)号：CN101764122B

公开(公告)日：2014-11-05

申请号：CN200910266337.6

申请日：2009-12-24

Applicant: 三星电子株式会社

Inventor： 朴荣周 ,  闵在豪 ,  金明哲 ,  金东灿 ,  沈载煌

IPC: H01L23/522 ,  H01L23/482 ,  H01L27/115 ,  H01L21/768 ,  H01L21/60 ,  H01L21/8247

CPC classification number: H01L23/528 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L23/522 ,  H01L27/0207 ,  H01L27/11519 ,  H01L27/11531 ,  H01L27/11548 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种具有窄导线图案的半导体装置及其形成方法，其中使用双图案化，多个图案同时形成为具有不同宽度且某些区域的图案密度增加。该半导体装置包括多条导线，每条导线包括第一线部分和第二线部分，其中第一线部分沿第一方向在基板上延伸，第二线部分从所述第一线部分的一端沿第二方向延伸，并且第一方向与第二方向不同；多个接触垫，每个接触垫经由相应导线的第二线部分与多条导线中的相应导线相连；以及多条虚设导线，每条虚设导线包括第一虚设部分，该第一虚设部分沿第二方向从多个接触垫的相应接触垫平行于相应第二线部分延伸。

公开(公告)号：CN101654856B

公开(公告)日：2013-03-13

申请号：CN200810169067.2

申请日：2008-10-20

Applicant: 三星电子株式会社

Inventor： 金明哲 ,  尹泰皓 ,  金铉培 ,  李尚俊

IPC: D06F33/00 ,  H02P6/00 ,  G01R31/34

CPC classification number: D06F37/304 ,  Y02B40/52

Abstract: 一种控制洗衣机和电动机的方法，所述方法确定BLDC电动机的软件而不是在硬件是否处于正常状态，且如果BLDC电动机处于不正常状态，则将BLDC电动机的不正常状态通知给使用者，从而保证安全。当电动机旋转时，电动机的状态通过将谐波施加到将施加到电动机的电压，并分析输出频率的特征，确定电动机的状态。当电动机停止时，电动机的状态通过估算电动机的温度确定。

公开(公告)号：CN101494161B

公开(公告)日：2012-10-10

申请号：CN200810171011.0

申请日：2008-10-31

Applicant: 三星电子株式会社

Inventor： 李时镛 ,  金明哲 ,  车知勋 ,  田炅烨 ,  尹东基

IPC: H01L21/00 ,  H01L21/027 ,  H01L21/31 ,  H01L21/768

Abstract: 本发明提供了一种精细图案化半导体器件的方法。为了在集成电路制造期间图案化，第一掩模结构的第一图案被形成，缓冲层在第一掩模结构的暴露表面上形成。此外，第二掩模结构的第二图案在第一掩模结构的侧壁处的缓冲层之间的凹陷中形成。而且，第一掩模结构和第二掩模结构通过旋涂各自的高含碳材料形成。该第一掩模结构和第二掩模结构以比传统的光刻更好的节距图案化目标层。

公开(公告)号：CN101651115A

公开(公告)日：2010-02-17

申请号：CN200910163305.3

申请日：2009-08-11

Applicant: 三星电子株式会社

Inventor： 闵在豪 ,  权五益 ,  金汎洙 ,  金明哲 ,  金东灿

IPC: H01L21/70 ,  H01L21/02 ,  H01L21/027 ,  H01L27/115

CPC classification number: G11C16/0483 ,  G11C5/06 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/32139 ,  H01L27/0207 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11531 ,  H01L27/11548 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575

Abstract: 本发明提供了形成半导体器件中精细图案的方法。形成半导体器件的方法可以通过采用自对准反转构图来同时形成多个掩模图案而提供，该多个掩模图案包括具有不同宽度的各自的掩模图案元件。

公开(公告)号：CN101494161A

公开(公告)日：2009-07-29

申请号：CN200810171011.0

申请日：2008-10-31

Applicant: 三星电子株式会社

Inventor： 李时镛 ,  金明哲 ,  车知勋 ,  田炅烨 ,  尹东基

IPC: H01L21/00 ,  H01L21/027 ,  H01L21/31 ,  H01L21/768

Abstract: 本发明提供了一种精细图案化半导体器件的方法。为了在集成电路制造期间图案化，第一掩模结构的第一图案被形成，缓冲层在第一掩模结构的暴露表面上形成。此外，第二掩模结构的第二图案在第一掩模结构的侧壁处的缓冲层之间的凹陷中形成。而且，第一掩模结构和第二掩模结构通过旋涂各自的高含碳材料形成。该第一掩模结构和第二掩模结构以比传统的光刻更好的节距图案化目标层。

公开(公告)号：CN101241842A

公开(公告)日：2008-08-13

申请号：CN200810009731.7

申请日：2008-02-13

Applicant: 三星电子株式会社

Inventor： 田炅烨 ,  金明哲 ,  李学善

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/027 ,  H01L21/308 ,  H01L21/311 ,  H01L21/3213

CPC classification number: H01L21/32139 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31116 ,  H01L21/32137

Abstract: 一种形成半导体器件的精细图案的方法，包括双蚀刻，其通过改变生成聚合体副产物的量来蚀刻在具有不同图案密度的区域中的具有不同厚度的膜。在第一蚀刻中，利用掩模图案作为蚀刻掩模，在第一蚀刻环境中在低密度图案区和高密度图案区中的缓冲层和硬掩模层上都执行反应性离子蚀刻(RIE)，直至在低密度图案区中暴露出蚀刻膜。在用来形成硬掩模图案的第二蚀刻中，利用掩模图案作为蚀刻掩模，蚀刻硬掩模层直至在高密度图案区中暴露出蚀刻膜，同时在具有比第一蚀刻环境中生成更多聚合体副产物的第二蚀刻环境下，使聚合体副产物聚积在低密度图案区中的蚀刻膜上。