-
公开(公告)号：CN112018120A
公开(公告)日：2020-12-01
申请号：CN202010465503.1
申请日：2020-05-27
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 提供了三维半导体存储器件。一种三维半导体存储器件包括堆叠结构，该堆叠结构包括在衬底上的栅电极。该三维半导体存储器件包括穿透堆叠结构并沿第一方向以Z字形形状顺序布置的第一垂直结构、第二垂直结构、第三垂直结构和第四垂直结构。此外，该三维半导体存储器件包括在第一方向上延伸的第一位线。第一位线垂直地重叠第二垂直结构和第四垂直结构。第二垂直结构的中心和第四垂直结构的中心以相同的距离与第一位线间隔开。第一垂直结构以第一距离与第一位线间隔开。第三垂直结构以第二距离与第一位线间隔开。
-
公开(公告)号：CN111863829A
公开(公告)日：2020-10-30
申请号：CN201911410986.9
申请日：2019-12-31
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11582
Abstract: 本发明构思涉及一种包括可变电阻层的半导体存储器件。该半导体存储器件包括堆叠结构，该堆叠结构包括交替且重复堆叠的多个绝缘层和多个互连层。柱结构设置在堆叠结构的侧表面上。柱结构包括绝缘柱和可变电阻层，可变电阻层设置在绝缘柱上并位于绝缘柱和堆叠结构之间。沟道层设置在可变电阻层上并位于可变电阻层和堆叠结构之间。栅电介质层设置在沟道层上并位于所述多个互连层和沟道层之间。沟道层设置在可变电阻层和栅电介质层之间。
-
-
公开(公告)号：CN111312720A
公开(公告)日：2020-06-19
申请号：CN201911198874.1
申请日：2019-11-29
Applicant: 三星电子株式会社
IPC: H01L27/11575 , H01L27/11582
Abstract: 本公开提供了垂直半导体器件。一种垂直半导体器件包括：导电图案结构，在第一方向上延伸；沟槽，在交叉第一方向的第二方向上的两个相邻的导电图案结构之间；存储层，设置在沟槽的侧壁上；第一绝缘层，设置在沟槽中并在第一方向上彼此间隔开；沟道图案，设置在存储层上且在沟槽中，并在第一方向上彼此间隔开；以及蚀刻停止层图案，设置在沟槽中。每个导电图案结构包括交替堆叠在基板的上表面上的导电图案和绝缘层。每个蚀刻停止层图案设置在对应的第一绝缘层和存储层中的阻挡电介质层之间。蚀刻停止层图案在第一方向上彼此间隔开。
-
公开(公告)号：CN108630275A
公开(公告)日：2018-10-09
申请号：CN201711419411.4
申请日：2017-12-25
Applicant: 三星电子株式会社
Abstract: 本发明提供一种非易失性存储器装置及其编程方法。提供一种执行多个编程循环的非易失性存储器装置的编程方法。所述多个编程循环中的至少一个编程循环包括：在第一间隔和第二间隔期间将选择的单元串的通道划分为第一侧通道和第二侧通道；在第一间隔期间，通过施加第一电平的串选择线电压来使选择的单元串的串选择晶体管截止，并升高第一侧通道的第一电压和第二侧通道的第二电压；在第二间隔期间，通过施加与第一电平不同的第二电平的串选择线电压来使串选择晶体管导通，并对与第一侧通道或第二侧通道对应的选择的存储器单元执行热载流子注入(HCI)编程操作。
-
Patent Agency Ranking
公开(公告)号：CN102710739B
公开(公告)日：2017-04-12
申请号：CN201210065491.9
申请日：2012-03-13
Applicant: 三星电子株式会社
IPC: G06F3/0481 , G06F3/0484 , G06F3/0488
CPC classification number: G06F3/0488 , G06F3/0481 , G06F3/04817 , G06F3/04845 , G06F3/04886
Abstract: 提供一种移动终端及用于该移动终端的对象改变支持方法。所述移动终端包括：显示单元，用于输出至少一个对象；控制单元，控制以下操作中的至少一个：响应于将输出的对象改变为在功能上与输出的对象相似但在类型上与输出的对象不同的第二对象的信号，直接将第二对象显示在显示单元上，而不使用屏幕转换；以及响应于将输出的对象改变为在功能上与输出的对象相似但在类型上与输出的对象不同的第二对象的信号，将引导帧输出到显示单元上，以便于改变输出的对象，而不使用屏幕转换。
-
公开(公告)号：CN1971917A
公开(公告)日：2007-05-30
申请号：CN200610146422.5
申请日：2006-11-13
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/788 , H01L29/423 , H01L21/8247 , H01L21/336 , H01L21/28
CPC classification number: H01L29/7881 , H01L27/115 , H01L27/11521 , H01L29/42324
Abstract: 一种非易失性存储器件可以包括：衬底，具有单元区；以及单元器件隔离层，位于该衬底的单元区上，以限定单元有源区。浮置栅极可以包括顺序层叠在单元有源区上的下部浮置栅极和上部浮置栅极，而隧道绝缘图形可以位于浮置栅极与单元有源区之间。控制栅电极可以位于该浮置栅极上，而且阻挡绝缘图形可以位于该控制栅电极与浮置栅极之间。更具体地说，上部浮置栅极可以包括位于该下部浮置栅极上的扁平部分和一对从与该单元器件隔离层相邻的扁平部分两边向上延伸的壁部分。此外，由该扁平部分和这对壁部分包围的空间上部的宽度可以大于该空间下部的宽度。还讨论了相关方法。
-
公开(公告)号：CN118354611A
公开(公告)日：2024-07-16
申请号：CN202311773901.X
申请日：2023-12-21
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：第一堆叠件和第二堆叠件，其沿与基板的顶表面平行的第一方向交替地设置在所述基板上；以及第一焊盘和第二焊盘，其将所述第一堆叠件连接到所述第二堆叠件。所述第一堆叠件和所述第二堆叠件中的每一者可以包括：栅电极；沟道图案，其包围所述栅电极的侧表面并且彼此间隔开；以及第一导电线和第二导电线，其连接到对应的沟道图案。所述第二堆叠件的所述第一导电线和所述第二导电线可以被设置为分别与所述第一堆叠件的所述第一导电线和所述第二导电线相邻。所述第一焊盘和所述第二焊盘可以分别连接到所述第一堆叠件和所述第二堆叠件的所述第一导电线和所述第二导电线。
-
公开(公告)号：CN117279390A
公开(公告)日：2023-12-22
申请号：CN202310736174.3
申请日：2023-06-20
Applicant: 三星电子株式会社
Abstract: 一种三维铁电随机存储器(3D FeRAM)器件包括：电容器结构，包括在基板上的第一电容器电极、围绕第一电容器电极的侧壁的铁电图案以及围绕并接触铁电图案的外侧壁的多个第二电容器电极，第一电容器电极在基本上垂直于基板的上表面的垂直方向上延伸，所述多个第二电容器电极在垂直方向上彼此间隔开；存取晶体管，包括在第一电容器电极上的沟道层、围绕沟道层的外侧壁的栅极绝缘层以及围绕栅极绝缘层的外侧壁的栅电极；在沟道层上的导电焊盘；在导电焊盘上的接触插塞；以及在接触插塞上的位线。
-
公开(公告)号：CN117135931A
公开(公告)日：2023-11-28
申请号：CN202310604217.2
申请日：2023-05-26
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括源极结构、在源极结构上的多个栅电极。多个栅电极在第一方向上堆叠并彼此间隔开并且在垂直于第一方向的第二方向上延伸，并且沟道孔中的沟道结构穿过多个栅电极并在第一方向上延伸，该沟道结构包括沟道孔的侧壁上的第一介电层、与沟道孔的侧壁相对地在第一介电层上的第二介电层、与沟道孔的侧壁相对地在第二介电层上的沟道层以及与沟道孔的侧壁相对地在沟道层上的填充绝缘层，并且沟道结构还包括在包括沟道孔的上端的区域中的沟道焊盘层，其中，第二介电层包括铁电材料，并且其中，沟道焊盘层与第一介电层的内侧表面接触并且覆盖第二介电层的上表面、沟道层的上表面和填充绝缘层的上表面。
-
-
-
-
-
-
-
-
-
Search Results
113
records
(took 0.035 seconds)
