-
公开(公告)号：CN108121617A
公开(公告)日：2018-06-05
申请号：CN201711096816.9
申请日：2017-11-09
Applicant: 三星电子株式会社
CPC classification number: H03M13/2906 , G06F11/1048 , G06F11/1076 , H03M13/09 , H03M13/13 , G06F11/1012 , G11C29/04 , G11C29/42 , G11C2029/0411
Abstract: 存储器模块包括数据存储器和至少一个奇偶校验存储器。每个数据存储器包括具有第一存储区域和第二存储区域的第一存储单元阵列，其中，第一存储区域用于存储对应于多个突发长度的数据集，而第二存储区域用于存储用来执行与数据集相关联的错误检测/校正的第一奇偶校验位。至少一个奇偶校验存储器包括具有第一奇偶校验区域和第二奇偶校验区域的第二存储单元阵列，其中，第一奇偶校验区域用于存储与对应于存储在每个数据存储器中的所有数据集的用户数据集相关联的第三奇偶校验位，而第二奇偶校验区域用于存储用于与第三奇偶校验位相关联的错误检测/校正的第二奇偶校验位。
-
公开(公告)号：CN107799155A
公开(公告)日：2018-03-13
申请号：CN201710703382.8
申请日：2017-08-16
Applicant: 三星电子株式会社
CPC classification number: G06F12/0207 , G06F3/0679 , G06F11/1048 , G11C7/12 , G11C8/12 , G11C29/42 , G11C29/76 , G11C29/785 , G11C2029/1204 , G11C2029/4402 , G11C8/10 , G11C29/44 , G11C29/781
Abstract: 一种包括列冗余的存储装置。所述存储装置包括存储单元阵列及列解码器。所述存储单元阵列包括连接到字线的多个垫。所述列解码器包括第一修复电路及第二修复电路，在所述第一修复电路中存储第一修复列地址，在所述第二修复电路中存储第二修复列地址。当所述第一修复列地址与读取命令或写入命令中的所接收列地址重合时，所述列解码器从所述多个垫中的一个垫中选择除与所述所接收列地址对应的位线之外的其他位线。当所述第二修复列地址与所述所接收列地址重合时，所述列解码器在所述多个垫中选择除与所述所接收列地址对应的所述位线之外的其他位线。根据本发明的存储装置可通过增加可使用的列冗余来提高修复效率。
-
公开(公告)号：CN107017015A
公开(公告)日：2017-08-04
申请号：CN201610915844.8
申请日：2016-10-20
Applicant: 三星电子株式会社
IPC: G11C11/406
CPC classification number: G11C11/4096 , G06F3/0619 , G06F3/0659 , G06F3/0673 , G11C7/1063 , G11C11/40611 , G11C11/40622 , G11C29/025 , G11C29/028 , G11C29/04 , G11C29/50016 , G11C29/52 , G11C2029/0403 , G11C2029/0409 , G11C2029/1202 , G11C2029/5002 , G11C2211/4068
Abstract: 提供了执行基于请求的刷新的存储装置和存储系统，以及该存储装置的操作方法。操作方法包括：通过对至少一行的激活数的计数确定弱行；基于所确定的结果，请求对弱行的刷新；根据请求在接收刷新命令时对弱行执行目标刷新。
-
公开(公告)号：CN106297895A
公开(公告)日：2017-01-04
申请号：CN201610396687.4
申请日：2016-06-07
Applicant: 三星电子株式会社
CPC classification number: H04L1/24 , G06F11/1048 , G11C29/52 , G11C2029/0411 , G11C29/42 , G06F11/1008
Abstract: 一种纠错电路、半导体存储器装置及其控制方法。一种控制半导体存储器装置的方法可包括：在包括在半导体存储器装置中的纠错码(ECC)引擎处从存储器控制器接收数据，所述数据包括至少一个预定差错。可在ECC引擎处接收预定奇偶校验，其中，所述预定奇偶校验被构造为与没有所述至少一个预定差错的数据对应。可利用包括所述至少一个预定差错的数据和所述预定奇偶校验来确定数据中的差错的数量是否能够通过ECC引擎来校正。
-
公开(公告)号：CN110556156B
公开(公告)日：2024-05-24
申请号：CN201910191825.9
申请日：2019-03-14
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件、存储系统及操作半导体存储器件的方法。半导体存储器件包括存储单元阵列、纠错码(ECC)引擎、刷新控制电路、擦洗控制电路和控制逻辑电路。刷新控制电路响应于从存储控制器接收到的第一命令，生成用于刷新存储单元行上的存储区域的刷新行地址。擦洗控制电路对刷新行地址进行计数，并且每当擦洗控制电路计数了刷新行地址中的N个刷新行地址时，生成用于对存储单元行中的第一存储单元行执行擦洗操作的擦洗地址。ECC引擎从第一存储单元行中的至少一个子页面中读取对应于第一码字的第一数据，校正第一码字中的至少一个错误位，并将校正后的第一码字写回对应的存储位置中。
-
Patent Agency Ranking
-
公开(公告)号：CN109524051B
公开(公告)日：2023-09-19
申请号：CN201810588868.6
申请日：2018-06-08
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 本发明提供了一种被配置为执行并行读取‑修改‑写入操作的存储器器件，其根据数据掩码选项生成用于从存储器单元阵列读取的第一部分数据和第二部分数据的纠正子，纠正第二部分数据的错误，通过组合第二数据与经纠正的第二部分数据来生成合并的数据，并生成用于合并的数据的内部奇偶校验。存储器器件将第二部分数据设置为二进制值0，通过组合设置为二进制值0的第二部分数据和第二数据来生成第三数据，生成用于第三数据的第三奇偶校验，并基于纠正子、部分奇偶校验和第三奇偶校验来生成用于合并的数据的内部奇偶校验。
-
公开(公告)号：CN110085277B
公开(公告)日：2023-07-28
申请号：CN201811606585.6
申请日：2018-12-27
Applicant: 三星电子株式会社
Inventor： 车相彦
Abstract: 提供一种存储器装置、存储器系统和操作存储器装置的方法。所述半导体存储器装置包括：存储器单元阵列，包括多个动态存储器单元；纠错码(ECC)引擎；输入/输出(I/O)门控电路，连接在所述ECC引擎与所述存储器单元阵列之间；错误信息寄存器，被配置为存储错误地址和第一校验子，错误地址和第一校验子与存储在所述存储器单元阵列的第一页中的第一码字中的第一错误位相关联；控制逻辑，基于被再次读取并包括与第一错误位不同的第二错误位的第一码字，通过使用存储在所述错误信息寄存器中的第一校验子来恢复与第二错误位相关联的第二校验子，并顺序地校正第一错误位和第二错误位。
-
公开(公告)号：CN108153609B
公开(公告)日：2023-06-13
申请号：CN201711248279.5
申请日：2017-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
公开(公告)号：CN115620788A
公开(公告)日：2023-01-17
申请号：CN202210811445.2
申请日：2022-07-11
Applicant: 三星电子株式会社
Abstract: 提供操作存储器装置和存储器控制器的方法以及存储器系统。操作存储器装置的方法包括：从控制器接收第一命令；基于第一命令激活存储器单元阵列的页；读取激活的页的数据；从读取的数据检测错误；对检测到的错误进行纠正，以生成纠错数据；基于检测到的错误是单个位错误，将纠错数据回写到激活的页；以及基于检测到的错误是多位错误，阻止纠错数据到激活的页的回写。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.032 seconds)
