-
公开(公告)号：CN111293215A
公开(公告)日：2020-06-16
申请号：CN201811495831.5
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L43/12 , H01L43/10 , H01L27/22 , C23C16/455 , C23C16/06
Abstract: 本发明提供一种基于二维自由磁层的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，形成于一CMOS电路基底上，且与MOS管的漏极连接；第一金属过渡层；固定磁层；隧穿层；自由磁层，所述自由磁层为二维铁磁材料层；第二金属过渡层；第二金属连接层。本发明在制作完隧穿层之后，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，相比于溅射工艺来说，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的自由磁层为二维铁磁材料层，其厚度较薄，一方面可以提高磁性隧穿结器件的磁化取向速度，另一方面可以获得较为轻薄的磁性隧穿结器件。
-
公开(公告)号：CN111293137A
公开(公告)日：2020-06-16
申请号：CN201811495173.X
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/22 , H01L23/528 , H01L21/768
Abstract: 本发明提供一种基于二维CMOS的三维MRAM存储结构及其制作方法，结构包括：第一存储层，包括CMOS电路基底、磁性隧穿结器件、源线金属层、字线金属层以及位线金属层；第一连接电路层，用以提供存储层的读写信号，并提供相邻两存储层之间的信号连接通路；若干个第二存储层，其采用二维半导体材料形成二维CMOS电路层，以及若干个第二连接电路层，位于相邻的第二存储层之间。本发明不需要硅穿孔工艺中先对单层芯片流片、研磨减薄以及对准焊接等步骤，而是直接将多层存储电路堆叠制备在同一衬底上，其制作工艺与CMOS工艺兼容。本发明的二维CMOS器件无须经过400～500℃以上高温处理，可提高器件的性能及工艺稳定性。
-
公开(公告)号：CN108155562B
公开(公告)日：2019-12-10
申请号：CN201611100728.7
申请日：2016-12-05
Applicant: 上海新微科技服务有限公司 , 中国科学院上海微系统与信息技术研究所 , 中科院南通光电工程中心
IPC: H01S5/30
Abstract: 本发明提供一种铝、磷共掺杂硅纳米晶的制备方法，包括步骤：步骤1），提供一基底，采用低压化学气相沉积法于基底上沉积出铝和磷掺杂的二氧化硅薄膜；步骤2），采用分相热处理工艺使所述二氧化硅薄膜中分相析出铝和磷掺杂的硅纳米晶，所述硅纳米晶镶嵌于二氧化硅薄膜中；步骤3），对所述二氧化硅薄膜及硅纳米晶进行氢气钝化处理，以去除二氧化硅薄膜及硅纳米晶中的缺陷和悬挂键。本发明分别采用铝和磷进行P型和N型掺杂，扩大了硅纳米晶发光的光谱范围，降低了由于俄歇效应产生的光子吸收，提高了硅纳米晶发光效率，同时，本发明所制得的硅纳米晶杂质掺杂量可调，结晶质量好，是一种理想的硅基片上光源。
-
公开(公告)号：CN105895702B
公开(公告)日：2019-09-13
申请号：CN201610236469.4
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体接触区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和PN结器件，再进行P型重掺杂形成NMOS器件的体接触区；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体接触区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN105845734B
公开(公告)日：2019-09-13
申请号：CN201610236465.6
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种P型动态阈值晶体管、制备方法及提高工作电压的方法，该P型动态阈值晶体管至少包括：衬底结构，位于所述衬底结构上的n个阈值可调结构；所述阈值可调结构至少包含两个PMOS管和两个二极管，两个PMOS管共用体区，所述体区为P型重掺杂区；两个二极管共用P区，并以两个PMOS管共用的体区作为P区；所述第一二极管的P区与所述第一PMOS管的栅连接，所述第二二极管的P区与所述第二PMOS管的栅连接。本发明通过在两个PMOS管的栅体连接通路上各形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了P型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
Patent Agency Ranking
公开(公告)号：CN110065271A
公开(公告)日：2019-07-30
申请号：CN201810062550.4
申请日：2018-01-23
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有石墨烯气泡的石墨烯结构及其制备方法，制备方法包括：提供一衬底；对衬底进行处理，以于衬底的表面形成一离子膜层；提供一石墨烯层，并转移石墨烯层至离子膜层的表面；将一探针置于石墨烯层上，并给探针施加一预设电压，以激发探针对应位置的部分离子膜层转换成对应的气体，该气体使得其对应位置的石墨烯层凸起以形成包覆该气体的石墨烯气泡，通过上述方案，本发明可以在任意衬底上制备得到石墨烯气泡，不受衬底限制；本发明的具有石墨烯气泡的石墨烯结构以及该结构的制备方法，可以精确地控制石墨烯气泡的形成位置，并实现了石墨烯气泡的大小以及形状等的高度可控，本发明的制备方法操作简单，具有很强的可操作性和实用价值。
-
公开(公告)号：CN106904599B
公开(公告)日：2019-03-01
申请号：CN201510952653.4
申请日：2015-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B32/186 , H01L21/02
Abstract: 本发明提供一种在绝缘衬底上制备图形石墨烯的方法，包括：1）提供一绝缘衬底，于绝缘衬底上沉积锗薄膜；2）采用光刻刻蚀工艺于锗薄膜中刻蚀出所需图形，形成图形锗薄膜；以及步骤3）以所述图形锗薄膜为催化剂，在高温下生长石墨烯，同时，图形锗薄膜在高温下不断蒸发，并最终被全部去除，获得结合于绝缘衬底上的图形石墨烯。本发明通过在绝缘衬底上制备锗薄膜，并光刻刻蚀所述锗薄膜形成所需图形后，催化生长石墨烯，并在生长的同时将锗薄膜蒸发去除，获得绝缘体上图形石墨烯，克服了采用光刻刻蚀工艺对石墨烯进行刻蚀所带来的光刻胶等污染，提高了绝缘体上图形石墨烯材料的质量及性能。采用本发明的方法可以获得质量很高的图形石墨烯。
-
公开(公告)号：CN109192670A
公开(公告)日：2019-01-11
申请号：CN201810941708.5
申请日：2018-08-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/48
Abstract: 本发明提供一种柔性半导体复合薄膜及制备方法，柔性半导体复合薄膜的制备包括：提供一异质复合结构，包括牺牲衬底以及位于牺牲衬底表面的异质薄膜，牺牲衬底具有一刻蚀面，牺牲衬底中形成有自刻蚀面向内延伸的凹槽结构，异质薄膜位于刻蚀面的表面；提供一柔性衬底，将柔性衬底与异质薄膜远离刻蚀面的一侧相结合；采用腐蚀工艺腐蚀牺牲衬底，实现异质薄膜与牺牲衬底的分离，得到柔性半导体复合薄膜。本发明的柔性半导体复合薄膜及制备，通过在牺牲衬底(如氧化层)中光刻凹槽结构，增加了后期腐蚀的速率，也保证制得柔性半导体薄膜的完整性；将离子注入剥离制备异质复合结构与化学腐蚀结合，使得该柔性单晶半导体薄膜的制备可以覆盖大部分半导体。
-
公开(公告)号：CN104795100B
公开(公告)日：2018-09-25
申请号：CN201510232374.0
申请日：2015-05-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/413
Abstract: 本发明提出了一种半刷新机制的单端口静态随机存储器单元，至少包括：单稳态锁存器及连接于所述单稳态锁存器的传输门；所述单稳态锁存器包括上拉管及下拉管；所述传输门包括第一获取管及第二获取管。本发明相对传统静态随机存储器单端口单元而言，其单元晶体管数量减少1/3，从而可以提高单元存储密度；相对传统动态随机存储器单元而言，某电平可以稳定保持，故可以减少刷新次数；此外，本单元不要求晶体管之间尺寸匹配；这样可以有利于减少先进工艺下由于单元内部晶体管尺寸失配而造成电学性能下降问题；另外，其工艺与传统普通CMOS逻辑工艺相兼容，故可以降低成本。
-
公开(公告)号：CN108336219A
公开(公告)日：2018-07-27
申请号：CN201810215491.X
申请日：2018-03-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/312
CPC classification number: H01L41/312
Abstract: 本发明提供一种薄膜异质结构的制备方法，包括步骤：提供晶圆衬底，具有注入面；自注入面对晶圆衬底进行离子注入，以于晶圆衬底预设深度处形成一注入缺陷层；提供支撑衬底，将支撑衬底与晶圆衬底进行升温键合；对得到的结构退火处理形成连续缺陷层；采用外力辅助的方式剥离部分晶圆衬底，在支撑衬底上形成晶圆薄膜，得到包括支撑衬底及晶圆薄膜的薄膜异质结构。本发明通过升温键合，可以降低键合结构的热应变，使键合结构在高温工艺中保持稳定完整，避免剥离过程中由于热失配引起裂片问题，通过外力辅助的方法使键合结构在连续缺陷层分开而对键合界面无影响，外力辅助剥离方法可以降低剥离温度与剥离时间，从而降低热应力在压电晶体中的累积效应。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.057 seconds)
