-
公开(公告)号：CN111679364B
公开(公告)日：2021-07-27
申请号：CN202010487984.6
申请日：2020-06-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G02B6/122
Abstract: 本发明涉及一种应用于中红外波段的悬空型边缘耦合器，包括三端口倒锥形耦合器(1)、悬空脊型波导(2)和悬梁臂支撑结构(3)。本发明通过独特的结构设计增大了耦合效率，同时增大了工艺容差，也为测试带来了极大的方便，解决了中红外波段波导‑光纤耦合损耗大的问题，具有良好的应用前景。
-
公开(公告)号：CN111564533B
公开(公告)日：2021-06-22
申请号：CN202010264515.8
申请日：2020-04-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明公开了一种1550nm波段单光子源的制备方法及单光子源和光学器件，本发明通过在SiC晶圆 面制备氧化硅层；离子注入；沿氧化硅表面与另一带氧化硅介质层的SiC衬底键合；退火剥离，将SiC薄膜转移至SiC衬底上；在SiC薄膜上制备掩膜，去除掩膜图案以露出SiC薄膜部分；V离子注入，再去除掩膜区域；制备C膜，再激活V离子掺杂的方法步骤，将SiC薄膜经离子注入转移至衬底上并制备1550nm通讯波段单光子源，有效克服了当前光子学平台1550nm光源制备困难、单光子源与光学器件集成困难的问题，在SiC平台上得到高均匀性、高质量的1550nm通讯光源，并实现了单光子源与器件同平台集成。
-
公开(公告)号：CN109935628B
公开(公告)日：2021-01-19
申请号：CN201910239157.2
申请日：2019-03-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L29/08 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种基于图形化SOI衬底的抗辐照晶体管及其制作方法，结构包括：图形化SOI衬底，所述图形化SOI衬底，其绝缘层中具有凹槽，顶半导体层呈十字形半导体岛且完全覆盖所述凹槽，包括第一半导体层及第二半导体层；第一导电类型重掺杂区，形成于所述第二半导体层两端，所述第一导电类型重掺杂区在所述第二方向上的宽度大于所述第二半导体层与所述绝缘层的交叠区域的宽度；栅极结构；第二导电类型的源区及漏区；钝化层以及源电极和漏电极。本发明通过在十字形半导体岛的第二半导体层两端设置第一导电类型重掺杂区，可有效消除总剂量效应导致的漏电沟道，使该器件对总剂量效应零响应。
-
公开(公告)号：CN106711027B
公开(公告)日：2021-01-05
申请号：CN201710076760.4
申请日：2017-02-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/762 , B81C3/00
Abstract: 本发明提供一种晶圆键合方法及异质衬底制备方法，所述晶圆键合方法至少包括：S1：提供第一晶圆及第二晶圆，其中，所述第一晶圆具有第一键合面，所述第二晶圆具有第二键合面；S2：对所述第一晶圆及所述第二晶圆进行键合前预加热处理；S3：将所述第一晶圆的第一键合面与所述第二晶圆的第二键合面进行键合。通过上述方案，本发明对晶圆键合前预加热，可以有效降低异质键合结构在高温后退火中的热应变，进而扩大异质键合的使用范围，提高异质集成材料的可靠性；同时，解决异质键合结构在高温后退火工艺中，因为热应变而发生的解键合以及键合结构碎裂的问题。
-
公开(公告)号：CN110137341B
公开(公告)日：2020-10-20
申请号：CN201810107653.8
申请日：2018-02-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/312
Abstract: 本发明提供一种单晶压电薄膜异质衬底的制备方法，包括如下步骤：1）提供一单晶压电衬底，单晶压电衬底的一表面为注入面；2）于注入面进行离子注入，于单晶压电衬底的预设深度处形成缺陷层；3）提供一支撑衬底；4）将单晶压电衬底经由介质埋层与支撑衬底键合；5）自单晶压电衬底远离支撑衬底的表面对单晶压电衬底进行减薄处理；6）沿缺陷层剥离部分单晶压电衬底，以得到包括依次叠置的支撑衬底、介质埋层及单晶压电薄膜的单晶压电薄膜异质衬底。本发明在沿缺陷层剥离形成单晶压电薄膜异质衬底之前先将单晶压电衬底减薄，再沿缺陷层剥离，可以降低单晶压电衬底与支撑衬底之间的热失配问题，避免了剥离过程中由于热失配引起的裂片问题的产生。
-
Patent Agency Ranking
公开(公告)号：CN111564533A
公开(公告)日：2020-08-21
申请号：CN202010264515.8
申请日：2020-04-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明公开了一种1550nm波段单光子源的制备方法及单光子源和光学器件，本发明通过在SiC晶圆 面制备氧化硅层；离子注入；沿氧化硅表面与另一带氧化硅介质层的SiC衬底键合；退火剥离，将SiC薄膜转移至SiC衬底上；在SiC薄膜上制备掩膜，去除掩膜图案以露出SiC薄膜部分；V离子注入，再去除掩膜区域；制备C膜，再激活V离子掺杂的方法步骤，将SiC薄膜经离子注入转移至衬底上并制备1550nm通讯波段单光子源，有效克服了当前光子学平台1550nm光源制备困难、单光子源与光学器件集成困难的问题，在SiC平台上得到高均匀性、高质量的1550nm通讯光源，并实现了单光子源与器件同平台集成。
-
公开(公告)号：CN111435682A
公开(公告)日：2020-07-21
申请号：CN201910027365.6
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/775 , H01L29/786 , H01L29/423 , B82Y10/00
Abstract: 本发明提供一种多通道环栅晶体管，包括：半导体衬底；绝缘层，其具有未贯穿所述绝缘层的凹槽；半导体纳米线结构，悬空并横跨于凹槽上，包括位于凹槽两侧的半导体凸台以及连接于凸台上的多根半导体纳米线；栅介质层及栅电极层，包围于半导体纳米线；源区及漏区，形成于半导体纳米线的端部以及半导体凸台，凸台之间的多根半导体纳米线共同形成多通道的沟道区；以及源电极及漏电极。本发明的多通道环栅晶体管下方的凹槽宽度小于半导体纳米线的宽度，可有效避免底层栅与源漏之间不必要的交叠区，降低沟道中的载流子的散射，降低源漏寄生电容，提高器件高频特性。本发明的环栅晶体管具有多个通道，可大大提高晶体管的驱动功率，提高器件的集成度。
-
公开(公告)号：CN111435678A
公开(公告)日：2020-07-21
申请号：CN201910027051.6
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L21/336
Abstract: 本发明提供一种环栅晶体管的制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于沟道区表面形成注入阻挡层，所述注入阻挡层显露源区及漏区的制备区域；5)进行离子注入工艺以形成源区及漏区；6)于半导体纳米线表面形成全包围式的栅介质层及栅电极层，并图形化以形成栅极结构；7)形成源电极及漏电极。本发明的环栅晶体管采用后栅工艺制备，可有效提高栅极材料的选择范围，从而实现不同的器件性能要求。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN111435642A
公开(公告)日：2020-07-21
申请号：CN201910026963.1
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/78 , H01L29/423 , B82Y10/00
Abstract: 本发明提供一种三维堆叠的半导体纳米线结构及其制备方法，包括：在第二半导体衬底上形成周期结构并进行离子注入形成剥离界面；在第一半导体衬底上的绝缘层中形成凹槽，凹槽未贯穿绝缘层；键合周期结构及绝缘层，以形成空腔；进行退火工艺加强键合强度，并使周期结构从剥离界面处剥离，形成顶半导体层；图形化刻蚀所述顶半导体层并选择性去除牺牲层，以形成悬空并横跨于所述凹槽上的半导体纳米线结构。本发明先制作出图形化结构的SOI衬底，该SOI衬底可通过干法刻蚀直接制备镂空且向上堆叠的半导体纳米线，在刻蚀出半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN109671612B
公开(公告)日：2020-07-03
申请号：CN201811359791.1
申请日：2018-11-15
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种氧化镓半导体结构的制备方法，包括提供具有注入面的氧化镓单晶晶片；从注入面向氧化镓单晶晶片进行离子注入，使得注入离子到达预设深度并在预设深度处形成注入缺陷层；将注入面与高热导率衬底键合，得到第一复合结构；对第一复合结构进行退火处理，使得第一复合结构中的氧化镓单晶晶片沿着注入缺陷层剥离，由此得到第二复合结构和第三复合结构；对第二复合结构进行表面处理以除去第一损伤层，得到包括第一氧化镓层和高热导率衬底的氧化镓半导体结构。本发明还提供一种由此得到的氧化镓半导体结构。根据本发明的制备方法形成的氧化镓半导体结构，氧化镓单晶薄膜与高热导率衬底集成，有效提高了氧化镓单晶薄膜的导热性。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.056 seconds)
