可变延时时钟电路及单比特ADC芯片、电子设备

    公开(公告)号:CN117478134B

    公开(公告)日:2024-05-31

    申请号:CN202311790918.6

    申请日:2023-12-25

    Applicant: 深圳大学

    Abstract: 一种可变延时时钟电路及单比特ADC芯片、电子设备,属于电子电路技术领域,包括时钟分配电路、n个检测电路、n个计数器、n个比较电路、n个逻辑电路;第i个检测电路在第i个时钟信号和第i+1个时钟信号具有不同的电压极性时,输出触发信号;第i个计数器对第i个检测电路输出的触发信号进行计数;第i个比较电路在任意一个计数器的计数值达到预设值时,对第i个计数器的计数值和第i+1个计数器的计数值进行比较,并根据比较结果输出第i个比较信号;第i个逻辑电路根据第i个比较信号更新第i个控制字;时钟分配电路根据更新后的控制字输出n个时钟信号;提高了各个相邻的时钟信号的相位差的均匀性。

    输入级增益电路、芯片、双尾动态比较器及模数转换器

    公开(公告)号:CN118100938A

    公开(公告)日:2024-05-28

    申请号:CN202410079999.7

    申请日:2024-01-19

    Inventor: 黄玲玲

    Abstract: 本申请提供一种输入级增益电路、芯片、双尾动态比较器及模数转换器。输入级增益电路包括:电压差增大电路、电压上拉电路以及输入控制电路。在输入级增益电路处于复位阶段时,通过电压上拉电路将第一节点上的电压和第二节点上的电压均上拉至阈值电压。如此,在输入级增益电路处于比较阶段时,通过输入控制电路采用不同的速率降低第一节点上的电压和第二节点上的电压,使电压差增大电路中的晶体管导通。进而,电压差增大电路利用电压差增大电路中导通的晶体管,采用指数增长的方式增大第一节点上的电压和第二节点上的电压之间的电压差,使输入级增益电路输入至动态锁存电路差分输出电压较大。从而,降低动态锁存电路的再生时间。

    具有内部输入偏移电压的比较器系统

    公开(公告)号:CN111988039B

    公开(公告)日:2024-04-26

    申请号:CN202010395592.7

    申请日:2020-05-12

    Inventor: 石田学

    Abstract: 本公开涉及具有内部输入偏移电压的比较器系统。一种比较器系统的实施方式可包括第一晶体管,该第一晶体管包括栅极,其中该栅极被配置为耦接到电阻器‑电容器(RC)噪声滤波器,该RC噪声滤波器耦接到电阻器。第一晶体管可包括在PMOS差分对中。第一偏移电阻器可耦接到第一晶体管的源极和包括在PMOS差分对中的第二晶体管的源极。第二偏移电阻器可耦接在第一晶体管和第二晶体管之间。第一晶体管的第一背栅偏置电压和第二晶体管的第二背栅偏置电压之间的电压差可指示通过电阻器的电流值。

    一种模数转换电路、CMOS-TDI图像传感器电路及其工作方法

    公开(公告)号:CN117914323A

    公开(公告)日:2024-04-19

    申请号:CN202410079517.8

    申请日:2024-01-19

    Inventor: 刘洋

    Abstract: 本申请公开了一种模数转换电路、CMOS‑TDI图像传感器电路及其工作方法,属于数模混合集成电路设计领域。该方法包括,每一列像素设有一列量化转换电路,并包括一快速比较器和一慢速比较器,快速比较器与慢速比较器结合的方式,实现了快速的信号量化。采用边沿检测技术,预判断电信号的大小,若一列像素产生的电信号不超过电压阈值,则选择慢速比较器控制计数器计数;若一列像素产生的电信号超过电压阈值,则选择快速比较器控制计数器计数,连续读取每一列像素中每个像素对应的计数,通过数字域累加的方式输出时间延迟积分信号。基于上述处理,实现了TDI过程中后续级无采样的数字相关双采样,减小了像素和列模拟电路引入的固定图形噪声。

    模数转换器、图像传感器及芯片
    25.
    发明公开

    公开(公告)号:CN117879606A

    公开(公告)日:2024-04-12

    申请号:CN202311861942.4

    申请日:2023-12-29

    Inventor: 王高原

    Abstract: 本申请公开了一种模数转换器、图像传感器及芯片。该模数转换器用于将模拟信号转换为N位数字信号,其中,模数转换器的转换周期包括量化最高位数字信号的第一阶段和量化剩余N‑1位数字信号的第二阶段,N>0且为整数,该模数转换器包括:开关电容网络,根据开关状态,在转换周期的各阶段提供相应的第一比较信号和第二比较信号;比较单元,包括比较器,提供第一比较信号和第二比较信号的比较结果;输出单元,量化比较结果以提供数字信号;以及控制单元,根据最高位数字信号提供控制信号,以在第二阶段控制开关电容网络中至少部分开关的关断/导通以及比较器比较结果的输出端口。更利于电路和芯片的高度集成化发展。

    正余弦编码器的光强控制方法、存储介质及正余弦编码器

    公开(公告)号:CN115942553B

    公开(公告)日:2024-03-22

    申请号:CN202211457471.6

    申请日:2022-11-21

    Inventor: 孙立强

    Abstract: 本发明公开了一种正余弦编码器的光强控制方法、存储介质及正余弦编码器,所述方法包括:获取当前生成的正余弦信号;其中,正余弦信号包括正弦信号和余弦信号;根据正弦信号和余弦信号,利用对数运算放大器和加法器,确定正弦信号平方的对数值和余弦信号平方的对数值;基于正弦信号平方的对数值和余弦信号平方的对数值,解算正弦信号和余弦信号的平方和,得到实际幅值;获取特征幅值;其中,特征幅值用于表征期望输出的正余弦信号的幅值;根据实际幅值和所述特征幅值,生成光强控制信号;其中,光强控制信号用于调整正余弦编码器中发光器的发光强度。通过本发明,有效地实现编码器光强的实时闭环控制,使得编码器能够持续输出高质量的编码信号。

    一种模数转换电路及转换方法
    27.
    发明公开

    公开(公告)号:CN117692002A

    公开(公告)日:2024-03-12

    申请号:CN202311790564.5

    申请日:2023-12-25

    Abstract: 本发明涉及模数转换技术领域,公开了一种模数转换电路及转换方法,包括放大器、斜率积分器、比较器、第一采样保持电路、减法器、第一与门电路、下降沿检测电路、第二与门电路、控制开关、第二采样保持电路、FlashADC积分器、N_Counter计数器和计算器电路;本发明可提高转换速度,保证AD转换的精度。

    数字斜率式模拟数字转换器装置与信号转换方法

    公开(公告)号:CN113556127B

    公开(公告)日:2024-03-12

    申请号:CN202010328039.1

    申请日:2020-04-23

    Inventor: 黄诗雄

    Abstract: 本公开涉及数字斜率式模拟数字转换器装置与信号转换方法。该装置包含电容阵列电路、切换电路系统、多个比较器电路、多个编码器电路系统以及控制逻辑电路。电容阵列电路根据输入信号与多个切换信号产生第一信号。切换电路系统根据致能信号与多个生效信号中的第一生效信号产生这些切换信号。每一比较器电路比较该第一信号与预定电压以产生这些生效信号中之一对应者。每一编码器电路系统根据这些生效信号中之一对应者接收这些切换信号,以产生多组第一数字码中之一对应者。控制逻辑电路根据这些多组第一数字码执行统计运算,以产生第二数字码。

    模拟信号隔离装置和燃气轮机控制系统

    公开(公告)号:CN117459054A

    公开(公告)日:2024-01-26

    申请号:CN202311352428.8

    申请日:2023-10-18

    Abstract: 本申请提供了一种模拟信号隔离装置。该隔离装置包括:电源电路、输入电路和输出电路,电源电路包括无芯PCB变压器。输入电路包括自供电单元、模拟信号转脉冲信号单元和数字信号隔离单元,输出电路包括电源转换及稳压单元、脉冲信号接收单元、信号处理单元和输出驱动单元,电源转换及稳压单元连接无芯PCB变压器,脉冲信号接收单元连接数字信号隔离单元。将无芯PCB变压器用于供电侧为输出电路供电,输入电路采用自供电设计,输入电路与输出电路之间设置隔离单元,实现电源电路、输入电路和输出电路之间的三端隔离;并增加隔离装置对自身的状态监测能力。

    一种降低回踢噪声的比较器、模数转换器及装置

    公开(公告)号:CN117394858A

    公开(公告)日:2024-01-12

    申请号:CN202311676115.8

    申请日:2023-12-08

    Inventor: 唐东林 易凯

    Abstract: 本发明公开了一种降低回踢噪声的比较器、模数转换器及装置,属于模拟集成电路技术领域。所述比较器,包括输入对管模块、锁存器模块、隔绝开关模块、中和电容模块,所述输入对管模块连接隔绝开关模块和中和电容模块,所述隔绝开关模块连接锁存器模块,隔绝开关模块用于减小再生节点在复位过程耦合到输入的回踢噪声,中和电容模块用于抵消输入对管模块的栅漏寄生电容的影响,减小了由时钟信号翻转导致的回踢噪声,还包括延迟增强时钟模块,用于增大非交叠时钟的延时,从而减小所述降低回踢噪声的比较器的回踢噪声。本发明比较器动态功耗仅为5.2uW,且回踢噪声相比于现有结构降低18倍,其总体噪声性能优化4倍。

Patent Agency Ranking