公开(公告)号：CN115885388A

公开(公告)日：2023-03-31

申请号：CN202180046995.3

申请日：2021-07-01

Applicant: 阿托梅拉公司

Inventor： K·D·威克斯 ,  N·W·科迪 ,  M·海塔 ,  R·J·米尔斯 ,  R·J·斯蒂芬森 ,  武内英树

IPC: H01L29/15

Abstract: 一种半导体器件(120)可以包括半导体层(121)和与半导体层相邻的超晶格(125)。超晶格可以包括堆叠的层组(145a，145b)，每个层组包括限定基础半导体部分的堆叠的基础半导体单层(146a，146b)，以及限制在相邻的基础半导体部分的晶格内的至少一个非半导体单层(150a，150b)。超晶格的第一层组中的至少一个非半导体单层(150a)可以包含氧并且不含碳，并且超晶格的第二层组中的至少一个非半导体单层(150b)可以包含碳。

公开(公告)号：CN115651638A

公开(公告)日：2023-01-31

申请号：CN202211580432.5

申请日：2022-12-10

Applicant: 福州大学

Inventor： 杨尊先 ,  郭太良 ,  孟宗羿 ,  叶雨亮 ,  陈烨 ,  张辉 ,  张永爱 ,  周雄图 ,  吴朝兴 ,  李福山

IPC: C09K11/02 ,  C09K11/88 ,  B82Y20/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L29/15 ,  H01L29/267

Abstract: 本发明公开了一种具有一维核壳异质结构的PN结CdSe/PbS/CdS量子阱材料及其制备方法，由硒化镉材料和硫化镉材料包裹硫化铅材料所组成的核壳结构材料，以硒化镉为核，以硫化铅为中间层，再以硫化镉为壳，通过制备有机前驱体、热注入法、高温合成与退火、纯化等工艺，制备出核壳异质结构CdSe/PbS/CdS量子阱材料。本发明运用热注入法制备具有核壳异质结构CdSe/PbS/CdS量子阱材料，过程清晰明了，操作便于控制，所制备的具有N‑P‑N异质结型的材料，相比于其他的量子点具有更优异的量子效率、良好的光学特性、可调的激发波长，在量子点的照明、光电探测、显示技术等材料领域有巨大的应用潜力。

公开(公告)号：CN115528107A

公开(公告)日：2022-12-27

申请号：CN202211191773.3

申请日：2022-09-28

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 潘鹏 ,  赵辉 ,  于根源 ,  房玉龙 ,  陈宏泰 ,  牛晨亮

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/15 ,  H01L29/20 ,  H01L21/335

Abstract: 本申请适用于半导体技术领域，提供了GaAs基PHEMT材料结构及其制备方法，该GaAs基PHEMT材料结构包括：GaAs衬底；复合缓冲层，设置于GaAs衬底上表面；多周期超晶格层，设置于复合缓冲层上表面；有源层，设置于多周期超晶格层上表面；帽层，设置于有源层上表面。本申请的复合缓冲层具有更大的带隙宽度，复合缓冲层中的原子与GaAs衬底中的杂质原子具有更强的结合能，能有效隔离和屏蔽GaAs衬底中的杂质和缺陷，提高GaAs衬底隔离效果。

公开(公告)号：CN115000161A

公开(公告)日：2022-09-02

申请号：CN202210601247.3

申请日：2022-05-30

Applicant: 湖南三安半导体有限责任公司

Inventor： 房育涛 ,  陈帅 ,  叶念慈 ,  张洁

IPC: H01L29/15 ,  H01L29/20 ,  H01L29/205 ,  H01L21/02 ,  H01L21/335 ,  C30B25/18 ,  C30B29/40

Abstract: 本发明的实施例提供了一种半导体外延结构和半导体外延结构的制备方法，涉及半导体外延技术领域，该半导体外延结构包括衬底、成核层和缓冲层，本发明通过在衬底上形成成核层，然后再在成核层上形成缓冲层，其中，成核层包括多层周期性掺杂且重复排列的半导体周期叠层，从而使得成核层形成了具有不同掺杂类型的掺杂超晶格结构，本发明实施例采用不同掺杂类型的掺杂超晶格结构提高成核层的晶体质量，本发明实施例利用形成的掺杂超晶格可以减小外延层穿透位错而获得高晶体质量的外延薄膜，并且能够简单高效地获得高质量成核层，减少外延层穿透位错，从而获得高晶体质量的外延薄膜。

公开(公告)号：CN114946034A

公开(公告)日：2022-08-26

申请号：CN202180009285.3

申请日：2021-01-13

Applicant: 阿托梅拉公司

Inventor： R·伯顿

IPC: H01L29/15 ,  B82Y10/00 ,  H01L29/08 ,  H01L29/16 ,  H01L29/732 ,  H01L21/331

Abstract: 一种双极结型晶体管(BJT)可以包括在其中限定集电极区的基板。第一超晶格可以在基板上，其包括多个堆叠的第一层的组，每个第一层的组包括限定第一基础半导体部分的第一多个堆叠的基础半导体单层，以及被约束在相邻的第一基础半导体部分的晶格内的至少一个第一非半导体单层。此外，基极可以在第一超晶格上，并且第二超晶格可以在基极上，该第二超晶格包括第二多个堆叠的第二层的组，其中每个第二层的组包括限定第二基础半导体部分的多个堆叠的基础半导体单层，以及被约束在相邻的第二基础半导体部分的晶格内的至少一个第二非半导体单层。发射极可以在第二超晶格上。还提供了相关联的方法。

公开(公告)号：CN114937697A

公开(公告)日：2022-08-23

申请号：CN202210539032.3

申请日：2022-05-18

Applicant: 智兴新能电子科技(南京)有限公司

Inventor： 苗操

IPC: H01L29/778 ,  H01L29/15 ,  H01L21/335

Abstract: 本发明提供了一种氮化物晶体管增强型器件的结构及其制作方法，氮化物半导体功率器件的外延结构，包括成核层，成核层上的缓冲层，缓冲层上的沟道层，以及沟道层上的势垒层。之后刻蚀掉外延片的势垒层栅极区域，然后在外延片表面全面重新生长氮化物半导体薄层，并继续生长原位SiN层。之后刻蚀掉源极，栅极和漏极区域的原位SiN层，露出氮化物外延材料表面，在该外延材料表面制作高电子迁移率晶体管（High Electron Mobility Transistor，HEMT）器件结构的源极，栅极，以及漏极。通过完全刻蚀掉势垒层并生长绝缘介质材料形成凹槽栅结构来实现增强型器件性能；通过刻蚀之后再生长的方法修复刻蚀造成的材料表面损伤。

公开(公告)号：CN114551594A

公开(公告)日：2022-05-27

申请号：CN202210051646.7

申请日：2022-01-17

Applicant: 江西兆驰半导体有限公司

Inventor： 胡加辉 ,  刘春杨 ,  金从龙 ,  顾伟

IPC: H01L29/778 ,  C30B25/02 ,  C30B29/40 ,  C30B29/68 ,  H01L21/335 ,  H01L29/15 ,  H01L29/207

Abstract: 本发明提供一种外延片、外延片生长方法及高电子迁移率晶体管，该外延片包括依次层叠设置的Si衬底、AlN成核层、高阻缓冲层、沟道层、AlN插入层、AlGaN势垒层及GaN盖帽层，所述高阻缓冲层包括依次层叠设置的AlN/AlGaN超晶格层、AlGaN块状层、AlN/GaN超晶格层以及GaN块状层，所述AlN/AlGaN超晶格层设置在靠近所述AlN成核层一侧；其中，所述AlN/AlGaN超晶格层中的AlGaN子层和所述AlN/GaN超晶格层中的GaN子层均掺杂有低浓度的Fe，且所述GaN子层的掺杂浓度高于所述AlGaN子层的掺杂浓度。与现有技术相比，本发明提出的外延片既能实现高阻又具有很高的晶体质量。

公开(公告)号：CN114258594A

公开(公告)日：2022-03-29

申请号：CN202080058869.5

申请日：2020-07-15

Applicant: 阿托梅拉公司

Inventor： R·伯顿 ,  M·海塔 ,  R·J·米尔斯

IPC: H01L29/15 ,  H01L21/336 ,  H01L21/337 ,  H01L29/78

Abstract: 一种半导体器件可以包括基板和由基板承载的超突变结区域。超突变结区域可以包括具有第一导电类型的第一半导体层、在第一半导体层上的超晶格层，以及在超晶格层上并且具有与第一导电类型不同的第二导电类型的第二半导体层。第一、第二和超晶格层可以是U形的。该半导体器件还可以包括在超突变结区域的第二半导体层上的栅极介电层、在栅极介电层上的栅电极，以及与超突变结区域相邻的间隔开的源极区域和漏极区域。

公开(公告)号：CN113892183A

公开(公告)日：2022-01-04

申请号：CN202080038793.X

申请日：2020-04-22

Applicant: 阿托梅拉公司

Inventor： 武内英树 ,  R·伯顿 ,  Y-H·杨

IPC: H01L29/15 ,  H01L29/78

Abstract: 一种半导体器件可以包括基板(61)和在基板中间隔开的第一(62，66)掺杂区域和第二(63)掺杂区域。第一掺杂区域可以大于第二掺杂区域以在它们之间限定非对称沟道。半导体器件还可以包括在第一掺杂区域和第二掺杂区域之间延伸以约束其中的掺杂剂的超晶格(25)。超晶格可以包括多个堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层，以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层。栅极(64)可以上覆于非对称沟道。

公开(公告)号：CN113871475A

公开(公告)日：2021-12-31

申请号：CN202010614410.0

申请日：2020-06-30

Applicant: 世界先进积体电路股份有限公司

Inventor： 陈志谚 ,  卢钒达

IPC: H01L29/778 ,  H01L29/15 ,  H01L29/06 ,  B82Y40/00 ,  B82Y30/00

Abstract: 本发明提供了一种半导体结构及具有半导体结构的高电子迁移率晶体管装置，包括依序位于基板上的晶种层和外延层叠。外延层叠包括第一超晶格部和位于其上的第二超晶格部。第一超晶格部包括重复层叠M1次的第一单元，第一单元分别包括第一子层和位于其上的第二子层，第一子层为厚度b1纳米的Aly1Ga1‑y1N，第二子层为厚度a1纳米的Alx1Ga1‑x1N，y1