-
公开(公告)号：CN116192129A
公开(公告)日：2023-05-30
申请号：CN202211598187.0
申请日：2022-12-12
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于双极SR锁存器的数字鉴相器，包括反馈信号D触发器、参考信号D触发器、与门、或门、双级SR锁存器和超前滞后符号位D触发器。本发明通过反馈信号D触发器和参考信号输D触发器对反馈信号和参考信号进行采样，便于后续对信号的处理；然后通过或门完成对两个输入信号的相位误差鉴定操作，对两个信号实现与门操作并在输出为高电平时对两个输入端D触发器进行复位；最后通过双级SR锁存器完成对反馈信号相对于参考信号相位超前或滞后的关系描述进行输出信号，并通过输出端D触发器完成超前滞后符号位的保持功能。本发明可以输出两个输入信号的相位误差，并表示超前或滞后关系，与此同时本发明的输出误差信号速度很快。
-
公开(公告)号：CN116127893A
公开(公告)日：2023-05-16
申请号：CN202211574301.6
申请日：2022-12-08
Applicant: 重庆邮电大学 , 中国电子科技集团公司第二十四研究所
IPC: G06F30/367 , G06F115/06
Abstract: 本发明请求保护一种基于两步式搜索的增量式sigma delta ADC参数优化方法，包括反馈通路、量化器、第一级、第二级积分器、第一、第二、第三前馈通路、待定系数b、待定系数c。反馈通路连接于待定系数b之前的求和节点和量化器的输出端之间，将量化器输出的输出信号进行处理得到反馈信号；第一前馈通路连接于调制器的输出端和量化器的输入端之间，第二前馈通路连接于第一级积分器的输出端和量化器的输入端之间，第三前馈通路连接于第二级积分器的输出端和量化器的输入端之间，前馈通路在量化之前对输入信号与第一级、第二级积分器的输出信号进行加权求和；待定系数b和待定系数c分别连接在第一级、第二级积分器之前，通过算法进行确定；本发明更加准确、快速。
-
公开(公告)号：CN115913201A
公开(公告)日：2023-04-04
申请号：CN202211428170.0
申请日：2022-11-15
Applicant: 重庆邮电大学 , 中国电子科技集团公司第二十四研究所
IPC: H03K17/687 , H03M1/06 , H03M1/12
Abstract: 本发明请求保护一种基于三路径的高线性度栅压自举开关，属于模拟集成电路设计技术领域。为了防止PMOS管源极—衬底正向偏置，将其衬底端和源极相连，但是会增加N阱寄生电容Cnwell对电路采样造成影响。利用第一电容C1与PMOS管M10和第二电容C2和PMOS管M11分别组合成两条主路径，第三电容C3和PMOS管M12组合成辅助路径。PMOS管M10的衬底和PMOS管M7的衬底以及PMOS管M11的衬底和PMOS管M6的衬底都与PMOS管M12的衬底相连，输入信号在通过两条主路径传输到开关管栅端的时候不仅可以加快栅端电压的建立，还能省去Cnwell加载这一环节，而用剩下的辅助路径去驱动Cnwell，从而提高电路整体信号的线性度。
-
公开(公告)号：CN115276407A
公开(公告)日：2022-11-01
申请号：CN202210951664.0
申请日：2022-08-09
Applicant: 重庆邮电大学
IPC: H02M3/157
Abstract: 本发明请求保护一种基于自适应峰值电流的DC‑DC模式切换电路，属于DC‑DC轻/重载模式切换电路的技术，包括自适应峰值电流检测电路、PWM/PSM信号选择电路、自适应栅宽切换电路、降压核心电路。其中晶体管M5用于检测流过开关管M1的峰值电流，晶体管M6管用于检测流过开关管M2的峰值电流。同时为了提高轻载效率，M1管的宽长比小于M2管的宽长比。当DC‑DC工作在重载情况下，检测到的峰值电流比较大，VSENSE>VREF，CHOOSE＝1通过自适应逻辑控制电路后，开关管M1/M2同时导通，为负载提供能量。当DC‑DC工作在轻载情况下，检测到的峰值电流比较小，VSENSE
-
公开(公告)号：CN115133930A
公开(公告)日：2022-09-30
申请号：CN202210406096.6
申请日：2022-04-18
Applicant: 重庆邮电大学
IPC: H03M1/12
Abstract: 本发明请求保护一种共用比较器的两通道时域交织型Binary‑Search ADC系统，其包括两通道自举采样选通电路、共用比较器的两通道比较电路、编码器电路和两通道数选电路，其中两通道自举采样选通电路包括子两通道数选电路、自举采样开关和采样电容；共用比较器的两通道比较电路包括每一级的三级动态比较器、时序选通逻辑和输出选通逻辑。本发明的目的在于能够使两通道时域交织型Binary‑Search ADC共用比较器，减少了一半的比较器数目，极大的降低了电路的功耗和版图面积。创新点在于相比传统两通道时域交织Binary‑Search ADC架构，本发明基于共用比较器的两通道电路对电路功耗和版图面积的降低有着显著的效果。
-
Patent Agency Ranking
公开(公告)号：CN112199912B
公开(公告)日：2022-03-22
申请号：CN202011000059.2
申请日：2020-09-22
Applicant: 重庆邮电大学
IPC: G06F30/331 , G06F30/327
Abstract: 本发明请求保护一种基于FPGA的自适应算法模块化设计方法。主要包括3个部分：(1)规范并行和非规范并行的自适应LMS滤波器设计(2)整个自适应FxLMS系统的电路模型搭建(3)Vivado综合工具下的RTL电路结构模型以及自适应算法的testbench平台。本发明创新点在于相比较传统的FxLMS算法，本发明在Simulink库基础上加入Xilinx System generator工具，利用该工具调用基本的加法器、乘法器以及一些逻辑单元块进行模块化设计，最后生成HDL代码，结合Vivado综合工具进行布局布线和时序仿真。本发明不仅能降低开发周期、提高建模准确度、实现资源和速度的良好匹配，而且可以显著提高算法的灵活性，增强算法的性能，方便实现自适应算法的阶数快速调整。
-
公开(公告)号：CN112422130A
公开(公告)日：2021-02-26
申请号：CN202011343341.0
申请日：2020-11-26
Applicant: 重庆邮电大学
IPC: H03M1/38
Abstract: 本发明请求保护一种基于全动态结构的低功耗Binary‑Search ADC系统，其包括自举采样电路、全动态带前置放大器的比较器阵列和解码器阵列，其中自举采样电路包括电荷泵电路、自举采样开关和采样电容；判决阵列包括每一级的动态前置放大器、动态比较器和后端解码器阵列。本发明的目的在于能够通过使电路中的主要模块全部改进为动态结构，当没有控制时序输入时电路不工作，且控制电路工作的大部分时序信号由电路结构本身产生，从而使功耗得到进一步降低。创新点在于相比较传统架构，本发明基于全动态结构对电路功耗的降低有着显著的效果。本发明的全动态结构不仅能降低电路功耗，而且动态放大器还减小了电路的失调电压影响，保证了精度。
-
公开(公告)号：CN112367059A
公开(公告)日：2021-02-12
申请号：CN202011338160.9
申请日：2020-11-25
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种声表面波滤波器的封装键合线等效电路模型，其包括一个声表面波滤波器，它是一个谐振器与另一个谐振器形成一个串并结构，然后再加上两个同样的谐振结构形成三级结构，最后再整体串联一个谐振器，同时在声表面波滤波器核心结构外加一个封装结构，其中封装等效电路为对键合线的等效电路、对封装输入的等效电路、对封装输出部分的等效电路、输入输出之间的等效电路、对芯片输入输出部分的等效电路及封装外壳对地的等效电路。本发明目的在于能够通过等效电路模拟封装外壳对芯片的影响。创新点在于相比较传统的封装等效电路，本发明对于封装的寄生效应考虑的更加具体考虑，基于封装等效电路的仿真效果对直接采用封装结构进行封装仿真的仿真效果有着很好的模拟效果。
-
公开(公告)号：CN111627415A
公开(公告)日：2020-09-04
申请号：CN202010350303.1
申请日：2020-04-28
Applicant: 重庆邮电大学
IPC: G10K11/178
Abstract: 本发明请求保护一种基于自适应MFxLMS算法的主动降噪装置及FPGA实现，其包括动量MFxLMS算法软件部分和FPGA硬件部分，其中，动量MFxLMS算法软件部分包括噪声信号滤波模块、MFxLMS算法模块、次级通道建模模块、白噪声产生器及主通道路径模块；FPGA硬件部分包括WM8731音频编解码器、IIC控制模块、寄存器配置模块、时钟发生模块、2个音频接收模块、音频发送模块、2个FIFO模块以及ANC算法模块，本发明的主动噪声控制算法不仅能降低计算复杂度、建模准确度、稳态性能以及收敛速度，而且利用FPGA的并行处理能力使得算法有更快的运行速度。
-
公开(公告)号：CN107731817B
公开(公告)日：2019-11-29
申请号：CN201711057020.2
申请日：2017-10-27
Applicant: 重庆邮电大学
IPC: H01L27/06 , H01L29/165 , H01L21/8249
Abstract: 本发明公开了制造双极互补金属氧化半导体器件的硅基多层结构，所述硅基多层结构由下至上依次包括低掺杂单晶硅层、第一驰豫Si1‑yGey层、Si1‑xGex层、第二驰豫Si1‑yGey层、应变Si1‑rGer层及应变硅层，r、x及y为自然数，0
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.027 seconds)
