-
公开(公告)号:CN104282758B
公开(公告)日:2018-06-26
申请号:CN201410310922.2
申请日:2014-07-02
Applicant: 通用电气公司
Inventor: A.V.博罗特尼科夫 , P.A.罗西
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/1608 , H01L29/41758 , H01L29/66068 , H01L29/7802
Abstract: 半导体器件包括设置在衬底上的漂移层。漂移层具有非平面表面,所述非平面表面具有平行于半导体器件的沟道的长度而定向的多个重复特征。此外,每一个重复特征具有比漂移层的剩余部分高的掺杂剂浓度。
-
公开(公告)号:CN104347616B
公开(公告)日:2017-09-08
申请号:CN201410357144.2
申请日:2014-07-25
Applicant: 通用电气公司
CPC classification number: H01L27/0248 , H01L2924/0002
Abstract: 提供一种半导体组件和制造方法。单片集成半导体组件包括包含Si的衬底,氮化镓(GaN)GaN半导体装置在衬底上制作。半导体组件还包括在衬底之中或之上制作的至少一个瞬态电压抑制器(TVS)结构,其中TVS结构与GaN半导体装置电接触。TVS结构配置成在跨GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式、雪崩模式或者它们的组合模式。
-
公开(公告)号:CN105206655A
公开(公告)日:2015-12-30
申请号:CN201510352390.3
申请日:2015-06-24
Applicant: 通用电气公司
Inventor: A.V.博罗特尼科夫 , P.A.罗西
IPC: H01L29/06
CPC classification number: H01L29/1095 , H01L29/0696 , H01L29/0869 , H01L29/0878 , H01L29/1608 , H01L29/41741 , H01L29/66068 , H01L29/66712 , H01L29/7395 , H01L29/7802 , H01L29/7835
Abstract: 本发明题为半导体器件的蜂窝布局。一种制作在碳化硅(SiC)半导体层的表面的半导体器件单元的方法包括在SiC半导体层的表面之上形成半导体器件单元的分段源和体接触件(SSBC)。SSBC包括体接触件部分,其设置在半导体层的表面之上并且接近半导体器件单元的体接触件区,其中体接触件部分没有设置在半导体器件单元的中心之上。SSBC还包括源接触件部分,其设置在半导体层的表面之上并且接近半导体器件单元的源接触件区,其中至少一个源接触件部分仅部分包围SSBC的体接触件部分。
-
公开(公告)号:CN109155338B
公开(公告)日:2022-12-13
申请号:CN201780032250.5
申请日:2017-05-23
Applicant: 通用电气公司
Inventor: A.V.博罗特尼科夫 , P.A.罗西
Abstract: 本文所公开的主题涉及半导体功率装置,例如碳化硅(SiC)功率装置。具体来说,本文所公开的主题涉及采取主体区扩展形式的屏蔽区,其降低反向偏置下的半导体装置的相邻装置单元的阱区之间存在的电场。所公开的主体区扩展具有与主体区相同的导电类型,并且从主体区向外延伸,并且延伸到第一装置单元的JFET区中,使得主体区扩展与具有相同导电类型的相邻装置单元的区域之间的距离小于或等于平行JFET宽度。所公开的屏蔽区相对于相当尺寸的常规条带装置使能优良性能,同时仍然提供相似的可靠性(例如在反向偏置的长期高温稳定性)。
-
公开(公告)号:CN109155336B
公开(公告)日:2021-10-29
申请号:CN201780032193.0
申请日:2017-05-23
Applicant: 通用电气公司
Inventor: A.V.博罗特尼科夫 , P.A.罗西
Abstract: 本文中公开的主题涉及半导体功率器件,例如碳化硅(SiC)功率器件。具体而言,本文中所公开的主题涉及断开或连接的屏蔽区,其减小在反向偏置下在半导体器件的相邻器件单元的阱区之间存在的电场。所公开的屏蔽区占据在相邻器件单元之间的JFET区的最宽部分,使得在屏蔽区和围绕器件单元的阱区之间的距离小于在两个相邻器件单元之间的平行JFET宽度,同时保持沟道区宽度和/或JFET区密度大于相当的常规带状器件的沟道区宽度和/或JFET区密度。因此,所公开的屏蔽区和器件布局使得相对于相当尺寸的常规带状器件有优异的性能,同时仍提供类似的可靠性(例如在反向偏置时长期的高温稳定性)。
-
公开(公告)号:CN109155329A
公开(公告)日:2019-01-04
申请号:CN201780032207.9
申请日:2017-05-23
Applicant: 通用电气公司
Inventor: A.V.博罗特尼科夫 , P.A.罗西
Abstract: 本文中公开的主题涉及碳化硅(SiC)功率装置。具体地,本公开涉及供与优化层组合使用的屏蔽区。公开的屏蔽区降低了在反向偏置下半导体装置的邻接装置单元的阱区之间存在的电场。公开的屏蔽区占据在相邻装置单元之间的JFET区的一部分并且在邻接装置单元的角接触的JFET区的最宽部分中中断优化层的连续性。公开的屏蔽区和装置布局启用相对于可比较的尺寸的常规的带状装置更好的性能,同时仍然提供相似的可靠性(例如,处于反向偏置的长期、高温稳定性)。
-
公开(公告)号:CN108780816A
公开(公告)日:2018-11-09
申请号:CN201780019386.2
申请日:2017-02-23
Applicant: 通用电气公司
Inventor: P.A.罗西 , L.D.斯特瓦诺维奇 , G.T.邓恩 , A.V.博罗特尼科夫
IPC: H01L29/78 , H01L21/336 , H01L29/12 , H01L29/08 , H01L29/808 , H01L29/745 , H01L29/739
CPC classification number: H01L29/7816 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/41758 , H01L29/66068 , H01L29/66681 , H01L29/7395 , H01L29/745 , H01L29/7802 , H01L29/7813 , H01L29/8083
Abstract: 本文中提供了碳化硅(SiC)装置的实施例。在一些实施例中,碳化硅(SiC)装置可以包括布置在SiC半导体层之上的栅电极,其中SiC半导体层包括:具有第一导电类型的漂移区域;布置在邻接于漂移区域的阱区域,其中阱区域具有第二导电类型;以及布置在邻接于阱区域的、具有第一导电类型的源区域,其中源区域包括源接触区域和收缩区域,其中收缩区域仅部分布置在栅电极之下,其中收缩区域中的薄片掺杂密度低于2.5x1014 cm-2,并且其中收缩区域配置为在高于SiC装置的标称电流密度的电流密度耗尽以增加源区域的电阻。
-
公开(公告)号:CN108780807A
公开(公告)日:2018-11-09
申请号:CN201780019463.4
申请日:2017-02-17
Applicant: 通用电气公司
Inventor: A.V.博罗特尼科夫 , L.D.斯特瓦诺维奇 , P.A.罗西
IPC: H01L29/66 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/16 , H01L29/745 , H01L29/732 , G06F17/50
CPC classification number: H01L29/06 , G06F17/5036 , G06F17/5068 , G06F2217/06 , H01L23/552 , H01L23/556 , H01L29/1608 , H01L29/66068 , H01L29/7395 , H01L29/745 , H01L29/7802 , H01L29/7813 , H01L29/8083 , H01L29/8611 , H01L29/868 , H01L29/872
Abstract: 在一个实施例中,制造碳化硅(SiC)装置的方法包括:接收对在特定施加电压的特定地球宇宙射线(TCR)额定值的选择;至少基于在特定施加电压的特定TCR额定值来确定SiC装置的击穿电压;至少基于击穿电压来确定漂移层设计参数。漂移层设计参数包括漂移层的掺杂浓度和厚度。所述方法还包括制作具有带有所确定的漂移层设计参数的漂移层的SiC装置。该SiC装置具有在特定施加电压的特定TCR额定值。
-
公开(公告)号:CN104838502B
公开(公告)日:2018-05-11
申请号:CN201380065184.3
申请日:2013-11-18
Applicant: 通用电气公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L29/16
CPC classification number: H01L29/7802 , H01L27/088 , H01L29/1083 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66712 , H03K17/687
Abstract: 绝缘栅场效应晶体管(IGFET)装置包括半导体主体和栅极氧化物。半导体主体包括采用第一类型的掺杂剂所掺杂的第一阱区以及采用带相反电荷的第二类型的掺杂剂所掺杂并且位于第一阱区中的第二阱区。栅极氧化物包括具有不同厚度尺寸的外段和内段。外段设置在半导体主体的第一阱区和第二阱区之上。内段设置在半导体主体的结型栅场效应晶体管区之上。半导体主体配置成形成成当栅极信号施加到设置于栅极氧化物上的栅极触点时经过第二阱区和结型栅场效应晶体管区来形成传导沟道。
-
公开(公告)号:CN107810558A
公开(公告)日:2018-03-16
申请号:CN201680037599.3
申请日:2016-06-24
Applicant: 通用电气公司
Inventor: P.A.罗西 , A.V.博罗特尼科夫 , R.甘地
IPC: H01L29/06 , H01L29/16 , H01L29/808 , H01L29/872 , H01L21/337 , H01L21/329
CPC classification number: H01L29/1608 , H01L29/0634 , H01L29/6606 , H01L29/8083 , H01L29/872
Abstract: 本说明书中公开的主题涉及碳化硅(SiC)功率装置,并且更确切地说,涉及SiC超结(SJ)功率装置的有源区设计。SiC‑SJ装置包括具有一个或多个电荷平衡(CB)层有源区。每个CB层包括具有第一导电型的半导体层和设置在所述半导体层表面中具有第二导电型的多个浮置区。所述多个浮置区和所述半导体层均被配置成大体上耗尽以在反偏压施加至所述SiC‑SJ装置时提供来自离子掺杂剂的大体上等量的电荷。
-
-
-
-
-
-
-
-
-