-
公开(公告)号：CN114823872B
公开(公告)日：2023-10-03
申请号：CN202210447123.4
申请日：2022-04-26
Applicant: 电子科技大学
IPC: H01L29/40 , H01L29/06 , H01L23/34 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种全隔离衬底耐压功率半导体器件及其制造方法，包括第一导电类型衬底，第一导电类型阱区，第一导电类型重掺杂区，第二导电类型漂移区，第二导电类型阱区，第二导电类型源端重掺杂发射区，第二导电类型漏端重掺杂集电区，第二导电类型掺杂岛，纵向介质氧化层和纵向多晶硅电极构成纵向浮空场板分布在整个第二导电类型漂移区中，纵向多晶硅电极穿通埋氧层深入第二导电类型掺杂岛内，还包括介质氧化层形成场氧化层和栅氧化层，介质氧化层形成埋氧层，第二导电类型多晶硅栅电极，纵向场板金属，源端金属，漏端金属。本发明在关态时，通过纵向电极深入第二导电类型掺杂岛，将横向高压引入衬底反向PN结，使衬底参与耐压，提高器件耐压。
-
公开(公告)号：CN114823856A
公开(公告)日：2022-07-29
申请号：CN202210447055.1
申请日：2022-04-26
Applicant: 电子科技大学 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种高压集成横向半导体器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第二导电类型埋层、第一介质层、第二介质氧化层、第三介质氧化层、多晶硅栅电极，第二导电类型埋层位于衬底内，通过刻槽注入后扩散推结形成，所刻槽采用介质填充；所述第二导电类型埋层在关态时在器件体内引入电场峰，增加器件的纵向耐压。
-
公开(公告)号：CN113066862B
公开(公告)日：2022-04-22
申请号：CN202110317574.1
申请日：2021-03-25
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L27/12
Abstract: 本发明属于功率半导体技术领域，涉及一种集成MOS自适应控制SOI LIGBT。本发明的主要特征在于：在SOI LIGBT阴极侧集成3个MOS管，且通过氧化隔离槽互相隔离。MOS管通过电气连接可实现自适应控制SOI LIGBT。正向导通时，集成MOS自适应控制SOI LIGBT寄生二极管开启，增强电导调制效应，降低器件导通压降，增加器件饱和电流；关断过程中，集成MOS自适应辅助耗尽漂移区且提供额外的空穴抽取通道，有效降低关断损耗；短路状态下，集成MOS自适应控制SOI LIGBT寄生二极管截止，抑制闩锁效应，提高器件的抗短路能力。本发明的有益效果为，相对于传统SOI LIGBT结构，本发明具有更低的导通压降、更低的关断损耗、更高的饱和电流以及更长的短路耐受时间。
-
公开(公告)号：CN113066862A
公开(公告)日：2021-07-02
申请号：CN202110317574.1
申请日：2021-03-25
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L27/12
Abstract: 本发明属于功率半导体技术领域，涉及一种集成MOS自适应控制SOI LIGBT。本发明的主要特征在于：在SOI LIGBT阴极侧集成3个MOS管，且通过氧化隔离槽互相隔离。MOS管通过电气连接可实现自适应控制SOI LIGBT。正向导通时，集成MOS自适应控制SOI LIGBT寄生二极管开启，增强电导调制效应，降低器件导通压降，增加器件饱和电流；关断过程中，集成MOS自适应辅助耗尽漂移区且提供额外的空穴抽取通道，有效降低关断损耗；短路状态下，集成MOS自适应控制SOI LIGBT寄生二极管截止，抑制闩锁效应，提高器件的抗短路能力。本发明的有益效果为，相对于传统SOI LIGBT结构，本发明具有更低的导通压降、更低的关断损耗、更高的饱和电流以及更长的短路耐受时间。
-
公开(公告)号：CN110444590B
公开(公告)日：2021-01-22
申请号：CN201910836726.1
申请日：2019-09-05
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/739
Abstract: 本发明涉及一种超结LIGBT功率器件，属于半导体功率器件技术领域。通过在横向IGBT的阳极电阻区内引入第二导电类型掺杂层，来控制电流在阳极电阻区的流动路径，进而控制阳极电阻区的压降，这样就能抑制LIGBT的snapback现象，这种通过精准控制阳极电阻区电阻阻值的结构并未增加工艺的制造难度，因而可以在不改变工艺的基础上，实现精准抑制LIGBT的snapback现象。
-
Patent Agency Ranking
公开(公告)号：CN111933711A
公开(公告)日：2020-11-13
申请号：CN202010831004.X
申请日：2020-08-18
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，具体涉及一种集成了SBD的超结MOSFET。本发明相对与传统结构，具有以下几个特点：一、器件采用双槽结构，分别为槽栅结构和肖特基槽型结构，肖特基槽型结构的槽侧壁引入肖特基接触，能够有效节省版图面积和增大续流能力；二、双槽下方引入横向伸长的P型屏蔽层对双槽进行保护，可以抑制集成肖特基二极管的反向泄漏电流，并避免肖特基接触和槽栅底部提前击穿，有效提高击穿电压；三、漂移区采用了超结结构，有效地克服了P型屏蔽层带来的小电流能力问题。本发明的有益效果为，相对于传统集成SBD的SiC MOSFET结构，本发明能够节省版图面积、增强续流能力和抑制体二极管开启能力，同时具有更低的导通压降和更高的击穿电压。
-
公开(公告)号：CN108712351B
公开(公告)日：2020-11-03
申请号：CN201810509357.0
申请日：2018-05-24
Applicant: 西安电子科技大学
IPC: H04L12/937 , H04L12/865 , H04J3/06
Abstract: 本发明公开了一种基于双平面的时间触发以太网交换机及分组交换方法，主要解决现有时间触发以太网交换机转发时间触发TT业务确定性与实时性差的问题。其装置包括：输入分流模块(1)、时钟同步器(2)、时间触发TT交换平面(3)、事件触发ET交换平面(4)和输出仲裁模块(5)。输入分流模块分别与时钟同步器、TT交换平面、ET交换平面连接，以分别完成交换机时钟同步、转发TT业务帧与ET业务帧；TT交换平面和ET交换平面均与输出仲裁模块连接，以选择优先发送的业务帧，完成数据发送。本发明能保证时间触发TT业务的绝对优先级转发，减小了时间触发TT业务的转发时延，可应用于高速低延迟的时间触发交换网络。
-
公开(公告)号：CN108429707B
公开(公告)日：2020-02-21
申请号：CN201810110044.8
申请日：2018-02-05
Applicant: 西安电子科技大学
IPC: H04L12/935 , H04L12/861 , H04L12/931 , H04L12/851 , H04L12/823
Abstract: 一种适应不同传输速率的时间触发业务转发器及方法，其转发器包括过滤模块、全互联交换网络模块、调度模块、缓存区模块。方法包括：获取当前窗口信息，预取下一个窗口信息，开启接收窗口，接收数据帧，判断业务识别号正确性，将数据帧写入缓存区，循环冗余校验数据帧，丢弃校验错误和帧长过长的数据帧，关闭接收窗口，将数据帧从缓存区读出并向外部输出，修改当前窗口信息。本发明在时间触发以太网标准下，对交换节点接收的不同传输速率的时间触发业务数据帧进行过滤与转发，同时采用预取下一个窗口调度信息的方式，降低转发器对外部调度信息输入速率的需求。
-
公开(公告)号：CN107819539B
公开(公告)日：2019-04-19
申请号：CN201711143817.4
申请日：2017-11-17
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种实现时间触发以太网端系统的装置及方法，本发明基于以太网技术，通过增加时间同步和时间触发的功能，实现了能够传输时间触发数据和事件触发数据的时间触发以太网端系统。本发明装置的专用协议处理模块，能够更方便的处理管理数据。本发明装置的发送处理模块，能够保证数据传输过程中的可靠性和网络的稳健性。本发明的方法通过采用精确时钟同步协议IEEE 1588，降低了在硬件上实现时间同步的难度，具有更高的时间同步稳定度和同步精度。
-
公开(公告)号：CN108650051A
公开(公告)日：2018-10-12
申请号：CN201810442277.8
申请日：2018-05-10
Applicant: 西安电子科技大学
IPC: H04J3/06
CPC classification number: H04J3/0661
Abstract: 一种通用全硬件一步式1588的时钟同步装置及方法，其装置包括组帧模块，MAC发送控制模块，MAC接收控制模块，解析模块，时间戳生成模块，先入先出队列时间戳FIFO模块，本地时钟模块，偏差计算模块和时间戳插入模块。本发明方法的步骤为：记录时间戳信息，识别同步报文，存入时间戳信息，识别同步广播报文Sync，插入时间戳信息，计算主从时钟时间偏差，校正从时钟时间。本发明采用纯硬件一步式的同步方法，利用数据链路层MAC与物理层PHY间的精简吉比特介质独立接口RGMII处数据有效信号ctrl，采集精确时间戳信息，提高了系统的通用性与同步精度。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.044 seconds)
