公开(公告)号：CN103545352B

公开(公告)日：2017-12-08

申请号：CN201310293438.9

申请日：2013-07-12

Applicant: 瑞萨电子株式会社

Inventor： 冈本康宏 ,  井上隆 ,  中山达峰 ,  根贺亮平 ,  金泽全彰 ,  宫本广信

IPC: H01L29/41 ,  H01L29/78

CPC classification number: H01L29/452 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件。提高由氮化物半导体材料制成的场效应晶体管的可靠性。一种欧姆电极包括多个隔离以彼此分开的单元电极。利用这种构造，可以防止导通态电流在y轴方向（负方向）上在单元电极中流动。此外，在相应的单元电极中，可以防止在y轴方向（负方向）上流动的导通态电流的电流密度增加。结果，可以提高欧姆电极的电迁移阻抗。

公开(公告)号：CN102931221B

公开(公告)日：2016-06-29

申请号：CN201210280030.3

申请日：2012-08-08

Applicant: 瑞萨电子株式会社

Inventor： 冈本康弘 ,  中山达峰 ,  井上隆 ,  宫本广信

IPC: H01L29/20 ,  H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L21/02458 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7786

Abstract: 提供一种半导体器件及制造该半导体器件的方法。具体涉及包括氮化物半导体层的半导体器件及制造该半导体器件的方法。半导体器件包括：第一氮化物半导体层；形成在第一氮化物半导体层上的第二氮化物半导体层；通过栅极绝缘膜面对第二氮化物半导体层的栅电极。因为通过堆叠多个Al组成比彼此不同的半导体层形成第二氮化物半导体层，因此第二氮化物半导体层的Al组成比阶段式改变。形成第二氮化物半导体层的半导体层在相同方向上被极化，使得这些半导体层中更靠近栅电极的半导体层具有更高(或更低)的极化强度。即多个半导体层的极化强度基于它们与栅电极的距离而以如下倾向改变，使得在两个半导体层的界面的每一个处，负电荷量变得大于正电荷量。

公开(公告)号：CN104821340A

公开(公告)日：2015-08-05

申请号：CN201510060876.X

申请日：2015-02-05

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  三浦喜直 ,  井上隆

IPC: H01L29/80

Abstract: 本发明涉及半导体器件。改进了半导体器件的特性。该半导体器件被构造成在形成在衬底上方的n+层、n型层、p型层、沟道层和阻挡层之中提供穿透阻挡层并且到达沟道层的中间部分的沟槽、布置在通过栅绝缘膜的凹槽内的栅电极、形成在栅电极两侧中的阻挡层上方的源电极和漏电极。n型层和漏电极通过到达n+层的连接部彼此电连接。p型层和源电极通过到达p型层的连接部彼此电连接。包括p型层和n型层的二极管设置在源电极和漏电极之间，从而防止因雪崩击穿而造成元件破裂。

公开(公告)号：CN104377240A

公开(公告)日：2015-02-25

申请号：CN201410403957.0

申请日：2014-08-15

Applicant: 瑞萨电子株式会社

Inventor： 冈本康宏 ,  中山达峰 ,  井上隆

IPC: H01L29/778 ,  H01L29/423 ,  H01L21/335

Abstract: 本发明提供一种半导体器件，其具有形成在衬底上方的沟道层、形成在沟道层之上并且具有比沟道层的禁带宽度更大的禁带宽度的阻挡层、贯通阻挡层直至沟道层的中途的沟槽、以及经由栅极绝缘膜而配置在沟槽的内部的栅极电极。此外，沟槽的底部的端部为圆角形状并且与沟槽的底部的端部接触的栅极绝缘膜为圆角形状。通过如上所描述将沟槽的底部的端部设置有圆度，能够减小位于栅极电极的底部的端部与沟槽的底部的端部之间的、栅极绝缘膜的厚度。因此，也可以在沟槽的底部的端部形成沟道，从而减小沟道的电阻。

公开(公告)号：CN103545352A

公开(公告)日：2014-01-29

申请号：CN201310293438.9

申请日：2013-07-12

Applicant: 瑞萨电子株式会社

Inventor： 冈本康宏 ,  井上隆 ,  中山达峰 ,  根贺亮平 ,  金泽全彰 ,  宫本广信

IPC: H01L29/41 ,  H01L29/78

CPC classification number: H01L29/452 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L29/41 ,  H01L29/41725

Abstract: 本发明涉及一种半导体器件。提高由氮化物半导体材料制成的场效应晶体管的可靠性。一种欧姆电极包括多个隔离以彼此分开的单元电极。利用这种构造，可以防止导通态电流在y轴方向（负方向）上在单元电极中流动。此外，在相应的单元电极中，可以防止在y轴方向（负方向）上流动的导通态电流的电流密度增加。结果，可以提高欧姆电极的电迁移阻抗。

公开(公告)号：CN106920833B

公开(公告)日：2022-01-07

申请号：CN201611153469.4

申请日：2016-12-14

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开涉及半导体器件及其制造方法。其中MISFET形成为包括：共掺杂层，形成在衬底之上并且具有n型半导体区域和p型半导体区域；以及栅电极，经由栅极绝缘膜形成在共掺杂层之上。共掺杂层包含的p型杂质Mg的量大于n型杂质Si的量。因此，通过源于p型杂质(这里为Mg)的载体(空穴)来取消源于共掺杂层中的n型杂质(这里为Si)的载体(电子)，从而允许将共掺杂层用作p型半导体区域。通过将氢引入共掺杂层中的将要形成有n型半导体区域的区域来灭活Mg，从而使得该区域用作n型半导体区域。通过如此将氢引入到共掺杂层，可以在同一层中形成p型半导体区域和n型半导体区域。

公开(公告)号：CN104716176B

公开(公告)日：2019-06-14

申请号：CN201410784150.6

申请日：2014-12-16

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  三浦喜直 ,  井上隆

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/417

CPC classification number: H01L29/7787 ,  H01L21/0274 ,  H01L21/3065 ,  H01L23/535 ,  H01L29/0649 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/1087 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/402 ,  H01L29/4175 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7786

Abstract: 根据本发明的各个实施例，半导体器件的特性得到改进。该半导体器件包括：形成在衬底上方的电位固定层、沟道下层、沟道层和势垒层、穿过势垒层并且一直到达沟道层中部的沟槽、经由绝缘膜设置在沟槽中的栅极电极、以及分别形成在势垒层之上在栅极电极两侧的源极电极和漏极电极。在一直到达电位固定层的通孔内的耦合部将电位固定层与源极电极电耦合。这可以减少特性诸如阈值电压和导通电阻的波动。

公开(公告)号：CN108933177A

公开(公告)日：2018-12-04

申请号：CN201810509445.0

申请日：2018-05-24

Applicant: 瑞萨电子株式会社

Inventor： 宫本广信 ,  中山达峰 ,  冈本康宏 ,  壶井笃司

IPC: H01L29/78 ,  H01L29/778 ,  H01L29/20 ,  H01L21/335 ,  H01L21/336

Abstract: 本发明涉及制造半导体器件的方法和半导体器件。使用氮化物半导体的半导体器件的特性得到改善。本发明的半导体器件包括缓冲层、沟道层、势垒层、台面型2DEG溶解层、源电极、漏电极、形成在台面型2DEG溶解层上的栅极绝缘膜、以及上覆栅电极。半导体器件的栅极绝缘膜包括形成在台面型2DEG溶解层上的溅射膜以及形成在溅射膜上的CVD膜。溅射膜是通过使用包括绝缘体的靶材的溅射处理在非氧化气氛中形成的。这使得可以降低MOS界面处和栅极绝缘膜中的正电荷量并且增加阈值电压，并且从而改善常关特性。

公开(公告)号：CN104051515B

公开(公告)日：2018-10-16

申请号：CN201410090758.9

申请日：2014-03-12

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  根贺亮平 ,  金泽全彰 ,  井上隆

IPC: H01L29/778

Abstract: 本发明提供了一种半导体器件，为了改进半导体器件的性能。例如，假设在缓冲层和沟道层之间插入超晶格层，被引入到形成超晶格层的一部分的氮化物半导体层中的受主的浓度高于被引入到形成超晶格层的另一部分的氮化物半导体层中的受主的浓度。也即，被引入到具有小带隙的氮化物半导体层中的受主的浓度高于被引入到具有大带隙的氮化物半导体层中的受主的浓度。

公开(公告)号：CN104009075B

公开(公告)日：2018-07-27

申请号：CN201410053952.X

申请日：2014-02-18

Applicant: 瑞萨电子株式会社

Inventor： 河合徹 ,  井上隆 ,  中山达峰 ,  冈本康宏 ,  宫本広信

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/205 ,  H01L21/335

CPC classification number: H01L29/778 ,  H01L21/76895 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/2003 ,  H01L29/36 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/452 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7786 ,  H01L29/7789

Abstract: 本发明涉及半导体装置。提高半导体装置的特性。半导体装置构成为具有在基板(S)的上方形成的缓冲层(BU)、沟道层(CH)及势垒层(BA)、贯通势垒层(BA)而达到至沟道层(CH)的中途的槽(T)、以及在该槽(T)内隔着栅极绝缘膜(GI)地配置的栅电极(GE)。另外,沟道层(CH)含有n型杂质,沟道层(CH)的缓冲层(BU)侧的区域相比于势垒层(BA)侧的区域,n型杂质的浓度更大,缓冲层(BU)由带隙比沟道层(CH)宽的氮化物半导体构成。例如,沟道层(CH)由GaN构成,缓冲层(BU)由AlGaN构成。另外,沟道层(CH)具有含有中浓度的n型杂质的沟道下层(CHb)、和在其上形成且含有低浓度的n型杂质的主沟道层(CHa)。