-
公开(公告)号：CN112599676B
公开(公告)日：2022-11-01
申请号：CN202110017402.2
申请日：2021-01-07
Applicant: 湖南大学
Abstract: 本发明公开了一种有机铵盐作为p型掺杂剂及其在有机半导体光电器件中的应用。这种p型掺杂剂可以通过与受体材料共混或者将受体材料暴露在p型掺杂剂的蒸汽中对受体材料进行p掺杂。这种掺杂剂加入p型半导体中可以提升有机半导体的电导率及空穴迁移率等性质，从而可以应用在有机发光二极管、有机场效应晶体管、有机太阳能电池和钙钛矿太阳能电池等领域。
-
公开(公告)号：CN114358268A
公开(公告)日：2022-04-15
申请号：CN202210018007.0
申请日：2022-01-07
Applicant: 湖南大学
Abstract: 本发明公开了一种软硬件结合的卷积神经网络模型知识产权保护方法，通过对神经网络模型两次重训练构建子网和非子网，根据子网和非子网分布修改加速器计算单元电路结构。使用DRAM PUF建立与硬件对应的唯一性密钥，根据密钥的正确性生成不同的输入信号，若密钥正确，则生成的输入信号控制加速器计算单元电路选择模型的子网权重参与计算，计算结果正确。反之，生成的输入信号控制加速器计算单元电路选择模型的全部权重参与计算，计算结果错误。权重选择无需额外的选择时间，使用加速器中自带的DRAM用作PUF验证密钥，无需特定的解密过程，硬件开销极小，可以实现高效率，低开销，高安全性的神经网络模型权重知识产权保护。
-
公开(公告)号：CN108807370B
公开(公告)日：2020-10-23
申请号：CN201810502074.3
申请日：2018-05-23
Applicant: 湖南大学
IPC: H01L27/02
Abstract: 本发明提供一种静电保护器件，包括衬底、在所述衬底内设有深N阱，在深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，第一N阱内从左到右依次设有第一N+注入区以及第一P+注入区，第一P阱内依次设有第二N+注入区、第二P+注入区以及第三N+注入区，第二N阱内依次设有第三P+注入区以及第四N+注入区，第一N+注入区以及第一P+注入区均与阳极相连，第三P+注入区以及第四N+注入区均与阴极相连，静电保护器件的形状为轴对称的八边形。本发明提出的静电保护器件，可提高维持电压，增强ESD鲁棒性。
-
公开(公告)号：CN109346462A
公开(公告)日：2019-02-15
申请号：CN201811162796.5
申请日：2018-09-30
Applicant: 湖南大学
IPC: H01L27/02
CPC classification number: H01L27/0262
Abstract: 本发明公开了一种ESD保护器件，主要由衬底P-SUB，双阱工艺中的第一N阱、第二N阱和P阱，第一P+注入区，第一N+注入区，第二P+注入区，第二N+注入区，第三P+注入区，第四P+注入区，薄栅氧和多晶硅栅构成。本发明的ESD保护器件的阴极嵌入PMOS的SCR结构，形成了一条电流的泄放路径，这条泄放路径削弱了SCR结构的正反馈，以此来抬高静电防护应用中的SCR结构的维持电压。
-
公开(公告)号：CN109300895A
公开(公告)日：2019-02-01
申请号：CN201811162798.4
申请日：2018-09-30
Applicant: 湖南大学
IPC: H01L27/02
Abstract: 一种LDMOS-SCR结构的ESD保护器件，主要由衬底P-SUB、第一NWD、第二NWD和P阱、第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第一栅氧、第一多晶硅栅、第一场氧、第二栅氧、第二多晶硅栅、第二场氧、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区和第五场氧隔离区构成，P阱和第二P+注入区为环形。本发明通过形成一条泄放电流的路径来削弱LDMOS-SCR结构的正反馈，以此来抬高静电防护应用中的LDMOS-SCR结构的维持电压。
-
Patent Agency Ranking
公开(公告)号：CN108899313A
公开(公告)日：2018-11-27
申请号：CN201810495782.9
申请日：2018-05-22
Applicant: 湖南大学
Abstract: 本发明提供一种静电保护器件，包括衬底、在所述衬底内设有深N阱，在深N阱内从左到右依次设有第一P阱、第一N阱以及第二P阱，第一P阱内从左到右依次设有第一P+注入区、第一N+注入区以及第二N+注入区，第二P阱内从左到右依次设有第三N+注入区、第四N+注入区以及第四P+注入区，第二P+注入区跨接在第一P阱与第一N阱之间，第三P+注入区跨接在第一N阱与第二P阱之间，第一P+注入区以及第一N+注入区均与阳极连接，第四P+注入区以及第四N+注入区均与阴极连接。本发明提出的静电保护器件，可提高维持电压，降低触发电压，提高器件的ESD鲁棒性。
-
公开(公告)号：CN108807373A
公开(公告)日：2018-11-13
申请号：CN201810661331.8
申请日：2018-06-25
Applicant: 湖南大学
IPC: H01L27/02
CPC classification number: H01L27/0262
Abstract: 本发明提供一种静电保护器件，包括衬底，衬底上设有深N阱，深N阱内设有P阱和N阱，P阱内设有第一P+注入区、第一N‑base注入层和第一N+注入区，N阱内设有第二N‑base注入层、第二N+注入区和第二P+注入区；第一P+注入区、第一N+注入区与阴极相连；第二N+注入区、第二P+注入区与阳极相连；第一P+注入区与第一N+注入区之间设有第一薄栅氧化层，第一薄栅氧化层上覆盖有第一多晶硅栅，第二N+注入区与第二P+注入区之间设有第二薄栅氧化层，第二薄栅氧化层上覆盖有第二多晶硅栅；第二N‑base注入层跨接在P阱和N阱之间，第一N‑base注入层位于第一N+注入区的下方。本发明能够解决触发电压高、抗总剂量能力弱的问题。
-
公开(公告)号：CN108766964A
公开(公告)日：2018-11-06
申请号：CN201810482780.6
申请日：2018-05-18
Applicant: 湖南大学
IPC: H01L27/02
CPC classification number: H01L27/0262 , H01L27/0296
Abstract: 本发明提供一种LDMOS静电保护器件，包括衬底，衬底上设有深N阱，深N阱内从左到右依次设有第一P阱、第三N+注入区、第三P+注入区和第四N+注入区，第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区和第二P+注入区；第二N+注入区和第二P+注入区互相连接；第一P+注入区、第一N+注入区连接阴极；第三P+注入区、第四N+注入区连接阳极，第三P+注入区、深N阱、第一P阱构成第一PNP型晶体管；深N阱、第一P阱、第一N+注入区构成第一NPN型晶体管；第二N+注入区、第一P阱、第一N+注入区构成第二NPN型晶体管。本发明能够在不牺牲SCR结构较强泄放电流能力的同时提高维持电压，避免LDMOS器件发生闩锁，维持鲁棒性。
-
公开(公告)号：CN117572931A
公开(公告)日：2024-02-20
申请号：CN202311487540.2
申请日：2023-11-09
Applicant: 湖南大学
Abstract: 本发明提出一种高能效CMOS模拟退火伊辛芯片，包括处理器核心、分别与处理器核心连接用于数据的读取和写入的SRAM外围读写驱动电路以及用于读取自旋态量子比特信息的自旋状态读出电路，处理器核心包括有若干处理单元，若干处理单元采用王图的方式进行布局，相邻的处理单元采用顶层拼接的方式进行连接。本发明利用系数复用策略提高面积效率，利用自适应加法树提高能量效率，并且配合随机数生成器实现概率翻转从而提高算法完整性和系统集成度。
-
公开(公告)号：CN113364599B
公开(公告)日：2022-05-13
申请号：CN202110658063.6
申请日：2021-06-15
Applicant: 湖南大学
IPC: H04L9/32
Abstract: 本发明涉及物理不可克隆函数技术领域，尤其涉及一种双态物理不可克隆函数电路，所述电路包括：信号驱动电路将接收的串行激励信号和串行配置信号分别转换为并行信号；若干个双态物理不可克隆函数电路单元，每个单元根据激励信号和配置信号获取响应；时序控制电路确保本电路按设计的时序工作；并行/串行转换器电路实现多比特响应的串行输出。其中每个双态物理不可克隆函数电路单元包括：状态配置电路根据配置信号切换本电路的工作状态；放大器链电路对带有工艺偏差的信号进行放大；响应读出电路根据激励信号选择单元并输出响应。通过设置本电路生成了高可靠性的密钥。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.02 seconds)
