-
公开(公告)号：CN104247026B
公开(公告)日：2017-02-22
申请号：CN201380020079.8
申请日：2013-04-17
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/4236 , H01L21/044 , H01L21/0465 , H01L21/26513 , H01L21/3065 , H01L21/324 , H01L29/0623 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66734 , H01L29/7813
Abstract: 在碳化硅半导体装置中，在沟槽(6)的底部的角部设有p型的SiC层(7)。由此，在MOSFET截止时即使在漏极－栅极间施加电场，p型的SiC层向n-型漂移层(2)侧较大地延伸，由漏极电压的影响引起的高电压难以进入栅极绝缘膜(8)。因此，能够缓和栅极绝缘膜(8)内的电场集中，能够防止栅极绝缘膜(8)被破坏。该情况下，有时p型的SiC层(7)为浮置状态，但p型的SiC层(7)仅形成在沟槽(6)的底部的角部，与形成在沟槽(6)的整个底部区域的构造相比，形成范围较窄。因此，开关特性的劣化也较小。(7)与n-型漂移层(2)之间的PN结部的耗尽层也
-
公开(公告)号：CN104380442A
公开(公告)日：2015-02-25
申请号：CN201380031331.5
申请日：2013-06-06
IPC: H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78
CPC classification number: H01L29/66068 , H01L21/02529 , H01L21/0455 , H01L21/0475 , H01L21/049 , H01L21/3065 , H01L29/045 , H01L29/0619 , H01L29/0623 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/7827
Abstract: 在SiC半导体装置的制造方法中，通过外延生长在沟槽(6)内形成p型层(31)之后，通过氢蚀刻，将p型层(31)仅保留在沟槽(6)的底部及两末端部，从而形成p型SiC层(7)。即，去除p型层(31)中形成在沟槽(6)的侧面的部分。由此，能够不通过倾斜离子注入来形成p型SiC层(7)。因此，不需要另行进行倾斜离子注入，因此能够抑制移动离子注入装置等制造工序变得麻烦的情况，能够抑制制造成本。此外，还没有离子注入引起的缺陷损坏，因此能够抑制漏极泄漏，能够切实地防止在沟槽(6)的侧面残留p型SiC层(7)。因此，能够制造能够同时实现高耐压和高开关速度的SiC半导体装置。
-
公开(公告)号：CN108133881A
公开(公告)日：2018-06-08
申请号：CN201711159927.X
申请日：2017-11-20
Applicant: 丰田自动车株式会社
CPC classification number: H01L29/47 , H01L21/0465 , H01L21/0495 , H01L21/28537 , H01L21/28581 , H01L29/0619 , H01L29/1608 , H01L29/6606 , H01L29/66143 , H01L29/872 , H01L21/02 , H01L21/68
Abstract: 本发明提供一种半导体装置的制造方法，能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中，在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中，在对负载锁定室和成膜室进行了减压的状态下，反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中，从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中，使表面电极与主半导体晶片进行肖特基接触。
-
公开(公告)号：CN106558502B
公开(公告)日：2019-11-08
申请号：CN201610847101.1
申请日：2016-09-23
Applicant: 丰田自动车株式会社
IPC: H01L21/336 , H01L21/265 , H01L29/78
Abstract: 本发明涉及绝缘栅型开关元件及其制造方法，并提供在具有连接区域的绝缘栅型开关元件中抑制栅极阈值的偏差的技术。在绝缘栅型开关元件的制造方法中，在半导体基板上形成具有第一部分和第二部分的栅极沟槽，第一部分在第一方向上具有第一宽度，第二部分在第一方向上具有与第一宽度相比较宽的第二宽度。在倾斜注入工序中，以绕与第一方向正交的轴倾斜的照射角度照射第二导电型杂质。第一宽度、第二宽度及照射角度被设定为，在第一部分的第一侧面上抑制向与第二半导体区的下端的位置相比靠下侧的注入，并且在第二部分的第二侧面上向与第二半导体区的下端的位置相比靠下侧进行注入。通过向第二侧面的注入而形成对体区与底部区域进行连接的连接区域。
-
公开(公告)号：CN106558502A
公开(公告)日：2017-04-05
申请号：CN201610847101.1
申请日：2016-09-23
Applicant: 丰田自动车株式会社
IPC: H01L21/336 , H01L21/265 , H01L29/78
Abstract: 本发明涉及绝缘栅型开关元件及其制造方法，并提供在具有连接区域的绝缘栅型开关元件中抑制栅极阈值的偏差的技术。在绝缘栅型开关元件的制造方法中，在半导体基板上形成具有第一部分和第二部分的栅极沟槽，第一部分在第一方向上具有第一宽度，第二部分在第一方向上具有与第一宽度相比较宽的第二宽度。在倾斜注入工序中，以绕与第一方向正交的轴倾斜的照射角度照射第二导电型杂质。第一宽度、第二宽度及照射角度被设定为，在第一部分的第一侧面上抑制向与第二半导体区的下端的位置相比靠下侧的注入，并且在第二部分的第二侧面上向与第二半导体区的下端的位置相比靠下侧进行注入。通过向第二侧面的注入而形成对体区与底部区域进行连接的连接区域。
-
Patent Agency Ranking
公开(公告)号：CN117296158A
公开(公告)日：2023-12-26
申请号：CN202280034057.6
申请日：2022-03-24
Applicant: 株式会社电装
IPC: H01L29/78
Abstract: 在有源区域(1a)和非有源区域(1b)中的有源区域侧，在第1深层(14)及第1电流分散层(13)与基极区域(18)之间，具备具有与基极区域相连并且与第1深层相连、在与沟槽(21)的长度方向相同的方向上延伸设置的排列有多个线的第2条状部(171)的第2深层(17)。此外，具备形成在第1电流分散层与基极区域之间并且配置在构成第2条状部的多个线之间的第2电流分散层(15)。并且，第1深层中包含的构成第1条状部(141)的各线包括与框状部(142)相连的顶端部(141a)和比顶端部靠内侧的内侧部(141b)，顶端部的宽度为内侧部的宽度以上。
-
公开(公告)号：CN110226233B
公开(公告)日：2022-09-16
申请号：CN201880006962.4
申请日：2018-01-17
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此，用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀，能够以在底面没有凹凸的状态形成栅极绝缘膜(7)，所以能够使栅极绝缘膜(7)的膜厚成为一定。因而，能够将p型深层(5)及p型深层(30)形成到较深的位置，并且能够得到栅极绝缘膜(7)的耐压。
-
公开(公告)号：CN111149213A
公开(公告)日：2020-05-12
申请号：CN201880056697.0
申请日：2018-08-29
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/205 , H01L21/336 , H01L29/12
Abstract: 第1导电型的源极区域(8)构成为，其第2导电型的基区(6)侧和其与源极电极(15)欧姆接触的表面侧相比杂质浓度低。例如，将源极区域(8)由设为较低浓度的第1源极区域(8a)和设为比其高浓度的第2源极区域(8b)构成。由此，能够减小负载短路时的饱和电流值，能够使SiC半导体装置的短路耐量提高。
-
公开(公告)号：CN105264667A
公开(公告)日：2016-01-20
申请号：CN201480032021.X
申请日：2014-05-28
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
CPC classification number: H01L29/7813 , H01L21/02529 , H01L21/02579 , H01L21/0262 , H01L21/041 , H01L29/1095 , H01L29/1608 , H01L29/66068
Abstract: 碳化硅半导体装置具备纵型MOSFET，该纵型MOSFET具有包括高浓度杂质层(1)和漂移层(2)的半导体基板、基极区(3)、源极区(4)、沟槽栅构造、源极电极(9)和漏极电极(10)。所述基极区为：高浓度基极区(3a)以及与所述高浓度基极区相比第二导电型杂质浓度更低的低浓度基极区(3b)层叠。所述高浓度基极区以及所述低浓度基极区与所述沟槽的侧面相接。
-
公开(公告)号：CN108133881B
公开(公告)日：2021-10-15
申请号：CN201711159927.X
申请日：2017-11-20
Applicant: 株式会社电装
Abstract: 本发明提供一种半导体装置的制造方法，能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中，在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中，在对负载锁定室和成膜室进行了减压的状态下，反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中，从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中，使表面电极与主半导体晶片进行肖特基接触。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.061 seconds)
