-
公开(公告)号：CN114902414A
公开(公告)日：2022-08-12
申请号：CN202080090207.6
申请日：2020-12-14
Applicant: 株式会社半导体能源研究所
IPC: H01L27/088 , H01L21/8242 , H01L27/04 , H01L27/06 , H01L27/105 , H01L27/108 , H01L27/11556 , H01L27/1156 , H01L27/11582 , H01L29/786 , G06F9/38 , G06F15/78 , G11C11/405 , H01L21/336 , H01L21/822 , H01L21/8239
Abstract: 提供一种新颖结构的半导体装置。该半导体装置包括加速器。加速器包括第一存储电路、第二存储电路及运算电路。第一存储电路包括第一晶体管。第二存储电路包括第二晶体管。第一晶体管及第二晶体管都包括在沟道形成区域中含有金属氧化物的半导体层。运算电路包括第三晶体管。第三晶体管包括在沟道形成区域中含有硅的半导体层。第一晶体管及第二晶体管设置在不同的层中。包括第一晶体管的层设置在包括第三晶体管的层上。包括第二晶体管的层设置在包括第一晶体管的层上。第一存储电路具有与第二存储电路不同的数据保持特性。
-
公开(公告)号：CN114868131A
公开(公告)日：2022-08-05
申请号：CN202080090637.8
申请日：2020-12-14
Applicant: 株式会社半导体能源研究所
IPC: G06G7/16 , G06G7/14 , G06G7/60 , H01L29/786 , G06N3/063
Abstract: 提供一种功耗低且能够进行运算的半导体装置。该半导体装置包括第一至第三电路以及第一及第二单元。第一单元包括第一晶体管，第二单元包括第二晶体管。第一及第二晶体管在亚阈值区域中工作。第一单元与第一电路电连接，第一单元与第二及第三电路电连接，第二单元与第二及第三电路电连接。第一单元将从第一电路流过第一晶体管的电流设为第一电流，第二单元将从第二电路流过第二晶体管的电流设为第二电流。此时，对应于第二电流的电位被输入到第一单元。接着，使第三电流从第三电路所包括的传感器流过来改变第二布线的电位，由此第一单元输出对应于该电位的变化量及第一电流的第四电流。
-
公开(公告)号：CN113631934A
公开(公告)日：2021-11-09
申请号：CN202080024141.0
申请日：2020-03-16
Applicant: 株式会社半导体能源研究所
IPC: G01R19/165 , H02J7/00 , G01R31/3835
Abstract: 提供一种功耗得到降低的半导体装置。该半导体装置使用三个晶体管切换两个节点的电位来检测电压。第一晶体管的源极和漏极中的一方与第一端子电连接，第一晶体管的源极和漏极中的另一方通过第一节点与比较器的非反转输入电连接，第二晶体管的源极和漏极中的一方与第二端子电连接，第二晶体管的源极和漏极中的另一方通过第二节点与第三晶体管的源极和漏极中的一方电连接，第三晶体管的源极和漏极中的另一方与第三端子电连接，第一电容器设置在第一节点与第二节点间，比较器的反转输入与第四端子电连接，比较器的输出与第五端子电连接。
-
公开(公告)号：CN102792678B
公开(公告)日：2016-11-30
申请号：CN201180012776.X
申请日：2011-02-09
Applicant: 株式会社半导体能源研究所
IPC: H04N5/374 , G01J1/44 , H01L27/146
Abstract: 一种半导体装置，其包括光电二极管、第一晶体管、第二晶体管、以及第三晶体管。第二晶体管和第三晶体管具有保持累积在第一晶体管的栅极中的电荷的功能。在第二晶体管和第三晶体管处于截止的期间中，将施加到第二晶体管的栅极的电压的电压电平设定为比第二晶体管的源极的电压电平和第二晶体管的漏极的电压电平低，并将施加到第三晶体管的栅极的电压的电压电平设定为比第三晶体管的源极的电压电平和第三晶体管的漏极的电压电平低。
-
Patent Agency Ranking
公开(公告)号：CN102792678A
公开(公告)日：2012-11-21
申请号：CN201180012776.X
申请日：2011-02-09
Applicant: 株式会社半导体能源研究所
IPC: H04N5/374 , G01J1/44 , H01L27/146
CPC classification number: H01L27/14643 , G01J1/44 , H01L27/14609 , H04N5/378
Abstract: 一种半导体装置，其包括光电二极管、第一晶体管、第二晶体管、以及第三晶体管。第二晶体管和第三晶体管具有保持累积在第一晶体管的栅极中的电荷的功能。在第二晶体管和第三晶体管处于截止的期间中，将施加到第二晶体管的栅极的电压的电压电平设定为比第二晶体管的源极的电压电平和第二晶体管的漏极的电压电平低，并将施加到第三晶体管的栅极的电压的电压电平设定为比第三晶体管的源极的电压电平和第三晶体管的漏极的电压电平低。
-
公开(公告)号：CN115244540A
公开(公告)日：2022-10-25
申请号：CN202180010206.0
申请日：2021-01-08
Applicant: 株式会社半导体能源研究所
IPC: G06G7/60 , G06F7/523 , H01L29/786 , G06N3/063
Abstract: 提供一种功耗得到降低的能够执行积和运算的半导体装置。该半导体装置包括第一、第二单元、第一电路以及第一至第三布线。第一、第二单元的每一个包括电容器，各电容器的第一端子与第三布线电连接。第一、第二单元分别具有使对应于保持在电容器的第二端子中的电位的电流流过第一、第二布线的功能。第一电路与第一、第二布线电连接且储存流过第一、第二布线的电流I1、I2。另外，在第三布线的电位变化，第一布线的电流量从I1变化为I3且第二布线的电流量从I2变化为I4时，第一电路生成I1‑I2‑I3+I4的量的电流。另外，首先对第三布线输入基准电位，然后输入对应于内部数据的电位或对应于由传感器取得的信息的电位，由此使第三布线变化。
-
公开(公告)号：CN114585997A
公开(公告)日：2022-06-03
申请号：CN202080073315.2
申请日：2020-10-15
Applicant: 株式会社半导体能源研究所
Abstract: 提供一种可以抑制信号延迟且并行进行积和运算的半导体装置。本发明是一种包括第一至第四寄存器、加法器、乘法器、选择器及第一存储部的半导体装置。第一寄存器的输出端子与第二寄存器的输入端子电连接，第二寄存器的输出端子与乘法器的第一输入端子电连接。乘法器的输出端子与加法器的第一输入端子电连接，加法器的输出端子与第三寄存器的输入端子电连接。第三寄存器的输出端子与选择器的第一输入端子电连接，选择器的输出端子与第四寄存器的输入端子电连接，第一存储部与乘法器的第二输入端子电连接。第一存储部具有读出对应于输入到第一存储部的上下文信号的第一数据而将其输入到乘法器的第二输入端子的功能。
-
公开(公告)号：CN104769842B
公开(公告)日：2017-10-31
申请号：CN201380058087.1
申请日：2013-10-15
Applicant: 株式会社半导体能源研究所
IPC: H03K3/356
CPC classification number: G11C14/0072
Abstract: 提供一种半导体装置及其驱动方法，其中该半导体装置可以降低耗电量，还可以抑制由于停止或再次开始供应电源电压而导致的动作延迟。对应于在持续供应电源电压期间保持的数据的电位在停止供应电源电压之前保存于连接有电容元件的节点中。并且，由于将该节点用作栅极的晶体管的沟道电阻变化，因此通过再次开始供应电源电压载入数据。
-
公开(公告)号：CN104979369A
公开(公告)日：2015-10-14
申请号：CN201510377722.3
申请日：2011-02-18
Applicant: 株式会社半导体能源研究所
IPC: H01L27/146 , H04N5/361
CPC classification number: H01L27/14616 , H01L27/14603 , H01L27/14632 , H01L27/14636 , H01L27/14643 , H01L29/7869 , H01L31/1055 , H04N5/361 , H04N5/374 , H04N5/378
Abstract: 半导体器件及其制造方法。在其中多个像素被以矩阵设置的CMOS图像传感器中，其中沟道形成区包括氧化物半导体的晶体管被用于位于像素部分中的电荷累积控制晶体管和重置晶体管中的每一个。在以矩阵设置的所有像素中执行信号电荷累积部分的重置操作之后，在所有像素中执行通过光电二极管的电荷累积操作，且逐行执行对来自像素的信号的读取操作。因此，可没有扭曲地获取图像。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.027 seconds)
