-
公开(公告)号：CN103050530A
公开(公告)日：2013-04-17
申请号：CN201210071713.8
申请日：2012-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/66795 , H01L21/76224 , H01L29/7843 , H01L29/7845 , H01L29/785
Abstract: 公开了半导体器件以及制造半导体器件的方法，涉及FinFET器件及其制造方法。示例性半导体器件包括衬底，其包括设置在衬底上方的鳍结构，鳍结构包括一个或多个鳍。半导体器件还包括介电层，设置在鳍结构的中心部分上，并横跨一个或多个鳍的每一个。半导体器件还包括功函金属，设置在介电层上兵横跨一个或多个鳍的每一个。半导体器件还包括应变材料，设置在功函金属上并夹置在一个或多个鳍的每一个之间。半导体器件包括信号金属，设置在功函金属和应变材料的上方，并横跨一个或多个鳍的每一个。
-
公开(公告)号：CN103035713A
公开(公告)日：2013-04-10
申请号：CN201110426113.4
申请日：2011-12-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/49 , H01L29/423 , H01L21/336
CPC classification number: H01L27/0886 , H01L21/823821 , H01L29/0847 , H01L29/517 , H01L29/518 , H01L29/66795 , H01L29/7848 , H01L29/785
Abstract: 本发明公开了一种半导体器件以及制造半导体器件的方法。示例性的半导体器件包括：衬底，该沉底包括设置在衬底上方的鳍结构。该鳍结构包括一个或多个鳍。半导体器件进一步包括设置在衬底上方的绝缘材料。半导体器件进一步包括设置在部分鳍结构以及部分绝缘材料上方的栅极结构。该栅极结构横贯鳍结构中的每个鳍。半导体器件进一步包括由具有连续的并且不间断的表面区域的材料所形成的源极部件和漏极部件。该源极部件和漏极部件包括位于平面中的表面，该表面与位于绝缘材料、鳍结构的一个或多个鳍中的每个鳍以及栅极结构的平行平面中的表面直接接触。本发明还提供了FinFET器件及其制造方法。
-
公开(公告)号：CN100393917C
公开(公告)日：2008-06-11
申请号：CN200310123428.7
申请日：2003-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: C25D7/12 , H01L21/228 , H01L21/445
Abstract: 一种化学电镀方法，适用于将铜薄膜电镀在晶片上，且可避免将铜薄膜电镀在晶片的周围部分。此化学电镀铜方法以铜电极连接电源的正极，以晶片连接环状点接触电极。进行电镀时，环状点接触电极和晶片的周围部分间接触面的压力需小于一预定临界值。环状点接触电极和晶片的非周围部分间的接触面的压力需大于此预定临界值。
-
公开(公告)号：CN100378954C
公开(公告)日：2008-04-02
申请号：CN200510115960.3
申请日：2005-11-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/76877 , C25D3/38 , C25D5/10 , C25D5/50 , C25D7/123 , H01L21/2885
Abstract: 本发明提供一种半导体元件及制造铜导线的方法，有关于以双步骤沉积来提高铜膜品质的方法或设备。该双步骤沉积技术包含了沉积第一铜膜，接着在适当的温度下进行退火以去除杂质。再进行第二铜膜的沉积，完成后进行第二次退火以除去杂质。第二铜膜的沉积可利用不含盐酸及碳系添加物的电化学电镀法进行，也可利用溅镀方式沉积以避免薄膜中出现如碳、氯及硫的杂质。本发明的制造铜导线的方法可以提高铜膜的品质。
-
公开(公告)号：CN112864009B
公开(公告)日：2024-07-26
申请号：CN202110226524.2
申请日：2016-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明描述了半导体器件及其制造方法。在衬底上形成第一氧化铪(HfO2)层。在第一氧化铪层上方形成钛(Ti)层。在钛层上方形成第二氧化铪层。热退火复合器件结构以产生具有插入在第一氧化铪层和第二氧化铪层之间的氧化铪钛(HfxTi1‑xO2)层的高k介电结构。本发明的实施例还涉及高K介电结构及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN107230701B
公开(公告)日：2021-10-15
申请号：CN201710173047.1
申请日：2017-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L21/336
Abstract: 一种半导体器件包括包含在第一方向上延伸且从衬底层突出的鳍结构的Fin FET器件。鳍结构包括在衬底层上形成的块状应力源层和在块状应力源层上方设置的沟道层。在衬底层上形成远离沟道层延伸的氧化物层。源极‑漏极(SD)应力源结构设置在所述氧化物层上方、所述沟道层的侧壁上。包括栅电极层和栅极介电层的栅极堆叠件覆盖沟道层的部分以及在垂直于所述第一方向的第二方向上延伸。本发明涉及半导体集成电路，且更具体地涉及具有全环式接触件结构的半导体器件及其制造工艺。
-
公开(公告)号：CN112864009A
公开(公告)日：2021-05-28
申请号：CN202110226524.2
申请日：2016-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明描述了半导体器件及其制造方法。在衬底上形成第一氧化铪(HfO2)层。在第一氧化铪层上方形成钛(Ti)层。在钛层上方形成第二氧化铪层。热退火复合器件结构以产生具有插入在第一氧化铪层和第二氧化铪层之间的氧化铪钛(HfxTi1‑xO2)层的高k介电结构。本发明的实施例还涉及高K介电结构及其制造方法。
-
公开(公告)号：CN107591442B
公开(公告)日：2020-09-08
申请号：CN201710031102.3
申请日：2017-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明实施例描述了具有2D材料层有源区的示例性FET器件及其制造方法。例如，黑磷有源区具有在沟道区中的第一厚度和在源极/漏极(S/D)区中的更大的第二厚度。在S/D区中的BP具有侧壁，该侧壁接触设置在FET上方的接触件。栅电极设置在沟道区上方。在一些实施例中，侧壁具有钝化的边缘。在一些实施例中，侧壁是非线性的。在一些实施例中，应力层设置在2D材料层上方。本发明实施例涉及具有至2D材料有源区的接触件的场效应晶体管。
-
公开(公告)号：CN105895694B
公开(公告)日：2019-07-16
申请号：CN201510582191.1
申请日：2015-09-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 一种器件包括：第一半导体条、环绕第一半导体条的第一栅极电介质、与第一半导体条重叠的第二半导体条以及环绕第二半导体条的第二栅极电介质。第一栅极电介质接触第二栅极电介质。栅电极具有位于第二半导体条上方的部分以及位于第一和第二半导体条和第一和第二栅极电介质的相对两侧上的额外的部分。本发明的实施例还涉及堆叠的全环栅FinFET及其形成方法。
-
公开(公告)号：CN106158932B
公开(公告)日：2019-06-14
申请号：CN201510193414.5
申请日：2015-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/49
Abstract: 一种集成电路器件包括：半导体衬底；以及设置在半导体衬底上方的栅极堆叠件。栅极堆叠件还包括设置在半导体衬底上方的栅极介电层；设置在栅极介电层上方的多功能阻挡/润湿层，其中，多功能阻挡/润湿层包括碳氮化铝钽(TaAlCN)；设置在多功能阻挡/润湿层上方的功函层；和设置在功函层上方的导电层。本发明涉及具有TaAlCN层的金属栅极堆叠件。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.052 seconds)
