公开(公告)号：CN118555831A

公开(公告)日：2024-08-27

申请号：CN202410491903.8

申请日：2024-04-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林高正 ,  林谷峰 ,  鲁伊斯·小普雷西利亚诺 ,  陈建盈 ,  宇野和正

IPC: H10B20/20 ,  H01L29/423 ,  H01L21/28

Abstract: 一种半导体器件包括存储器阵列，存储器阵列包括布置在多个行和多个列上的多个晶体管。多个行分别对应于沿第一横向方向连续延伸的多个有源区，多个列分别对应于沿第二横向方向不连续延伸的多个栅极结构，第一横向方向和第二横向方向彼此垂直。多个栅极结构中的包括切割第一栅极结构的第一间隙的至少第一栅极结构和多个栅极结构中的包括切割第二栅极结构的第二间隙的至少第二栅极结构沿第一横向方向彼此紧邻设置。第一间隙和第二间隙的延伸部沿第二横向方向彼此偏移。本申请的实施例还提供了制造存储器器件的方法。

公开(公告)号：CN118284028A

公开(公告)日：2024-07-02

申请号：CN202410267776.3

申请日：2024-03-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 藤原英弘 ,  林高正 ,  钟彦麟 ,  詹伟闵 ,  陈炎辉

IPC: H10B10/00 ,  H01L27/092 ,  H01L21/8238

Abstract: 存储器单元阵列包括第一存储器单元库、与第一存储器单元库相邻的第二存储器单元库、第一组位线和第二组位线。第一组位线在第一方向上延伸，耦合到第一存储器单元库，并且位于衬底的前侧上方的至少第一金属层上。第二组位线在第一方向上延伸，耦合到第二存储器单元库，并且位于与衬底的前侧相对的衬底的背侧下方的至少第二金属层上。

公开(公告)号：CN118159017A

公开(公告)日：2024-06-07

申请号：CN202410178578.X

申请日：2024-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟彥麟 ,  林高正 ,  詹伟闵 ,  陈炎辉

IPC: H10B10/00 ,  G11C11/412

Abstract: 一种静态随机存取存储器(SRAM)包括：第一CFET堆叠和第二CFET堆叠，每个CFET堆叠包括在第一方向上堆叠在第二AR(例如，P型)上的第一有源区(AR)(例如，N型)，每个CFET堆叠表示互补FET(CFET)架构；第三CFET堆叠的上半部；第四CFET堆叠的下半部；第一CFET堆叠和第二CFET堆叠包括FET，FET包括SRAM的锁存器；第一CFET堆叠还包括FET，FET包括SRAM的第一端口和第三端口；第二CFET堆叠还包括FET，FET包括SRAM的第二端口和第四端口；第四CFET堆叠的下半部包括FET，FET包括SRAM的第五端口；并且第三CFET堆叠的上半部包括FET，FET包括SRAM的第六端口。本申请的实施例还涉及制造静态随机存取存储器的方法。

公开(公告)号：CN118039585A

公开(公告)日：2024-05-14

申请号：CN202410084782.5

申请日：2024-01-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林高正 ,  黄瑞乾 ,  苏品岱 ,  陈炎辉

IPC: H01L23/48 ,  H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件，包括第一上部沟道结构、在第一上部沟道结构下方的第一中间结构、在第一中间结构下方的第一下部沟道结构以及连接到第一下部沟道结构的电压源，其中，第一下部沟道结构包括第一垂直组件，第一垂直组件提供电压源与第一上部沟道结构之间的电连接。本申请的实施例还提供了一种制造半导体器件的方法。

公开(公告)号：CN113284526B

公开(公告)日：2024-04-05

申请号：CN202110129581.9

申请日：2021-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 藤原英弘 ,  林高正 ,  詹伟闵 ,  陈炎辉

IPC: G11C5/14 ,  G11C11/413

Abstract: 本发明的实施例公开了一种电子器件及其操作方法，该电子器件包括用于第一电源域的第一电源轨和用于第二电源域的第二电源轨。第一电路块连接到第一电源轨，第二电路块连接到第二电源轨。第一电路块和第二电路块均连接至虚拟VSS端子。脚部电路连接在虚拟VSS端子与地端子之间，并且该脚部电路配置为选择性地控制虚拟VSS端子与地端子之间的连接。

公开(公告)号：CN106997775B

公开(公告)日：2020-10-30

申请号：CN201611173936.X

申请日：2016-12-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴威震 ,  林志宇 ,  林高正 ,  詹伟闵 ,  陈炎辉

IPC: G11C11/412 ,  G11C11/417

Abstract: 本发明的实施例公开了一种包括第一存储单元、第二存储单元、第一导线和第二导线的器件及其操作方法。第一导线与第二导线电断开。第一导线接收用于多个第一存储器单元的第一电源电压。第二导线接收用于多个第二存储器单元的第二电源电压，第二电源电压独立于第一电源电压。

公开(公告)号：CN104425007A

公开(公告)日：2015-03-18

申请号：CN201310551997.5

申请日：2013-11-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹伟閔 ,  林高正 ,  陈炎辉

IPC: G11C11/413

CPC classification number: G11C8/16 ,  G11C5/06 ,  G11C5/063 ,  G11C8/08 ,  G11C8/14 ,  G11C11/41 ,  G11C11/412 ,  G11C11/413 ,  G11C11/417

Abstract: 本发明提供了一种半导体存储器，其包括具有被布置为多行和多列的多个交叉存取双端口位单元的双端口存储阵列，多个交叉存取双端口位单元中的每一个都具有两个交叉存取端口以用于从交叉存取双端口位单元读出和写入一位或多位数据。半导体存储器还包括与双端口存储阵列的多个行中的至少一行相关的字线对，字线对被配置为传输行选择信号对以用于在行中的一个或多个交叉存取双端口位单元上启动一个或多个读出和写入操作。半导体存储器还包括与双端口存储器阵列的多个列中的至少一列相关的列选择线对，列选择线对被配置为传输列选择信号对以用于在列中的交叉存取双端口位单元上启动读出和写入操作。本发明还提供了一种对双端口存储阵列实施的方法。