公开(公告)号：CN101013684A

公开(公告)日：2007-08-08

申请号：CN200710087684.3

申请日：2003-02-03

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L23/485 ,  H01L23/538 ,  H01L25/00

CPC classification number: H01L24/97 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/24137 ,  H01L2224/24195 ,  H01L2224/24226 ,  H01L2224/24246 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01075 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/83 ,  H01L2224/82 ,  H01L2924/00012

Abstract: 将多个半导体芯片(23)结合至基板(21)上所形成的粘接层(22)。然后，对多个半导体芯片(23)集中形成第一至第三绝缘膜(31、35、39)、第一和第二底垫金属层(33、37)、第一和第二重新布线(34、38)，以及焊球(41)。在这种情况下，第一和第二底垫金属层(33、37)通过溅射法形成，且第一和第二重新布线(34、38)通过电镀法形成。随后，在位于相邻半导体芯片(23)之间的区域中切割由三个绝缘膜(39、35、31)、粘接层(22)和基板(21)组成的分层结构。

公开(公告)号：CN1329970C

公开(公告)日：2007-08-01

申请号：CN200410095151.6

申请日：2004-10-12

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L21/60

CPC classification number: H01L24/10 ,  G01R31/2863 ,  G01R31/2886 ,  H01L23/3114 ,  H01L24/13 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05569 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/13 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种在具备焊锡球的半导体器件中，不使探针与焊锡球接触即可进行预烧的制造方法。在晶片状态的半导体器件(1)上形成柱状电极(9)和密封膜(10)之后，使探针(23)与柱状电极(9)接触并进行预烧。接下来，在柱状电极(9)上形成焊锡球，并切割晶片状态的半导体基板(1)。结果是，可以防止由于探针(23)的接触而导致的焊锡球的不必要的变形。此外，即使焊锡球的高度上存在偏差，也可以进行预烧。

公开(公告)号：CN1633705A

公开(公告)日：2005-06-29

申请号：CN03800128.4

申请日：2003-02-03

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L21/60 ,  H01L23/485 ,  H01L25/10

CPC classification number: H01L21/6835 ,  H01L21/568 ,  H01L23/3114 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/24 ,  H01L24/83 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/105 ,  H01L2221/68345 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/16225 ,  H01L2224/24195 ,  H01L2224/24226 ,  H01L2224/2518 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73267 ,  H01L2224/83 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/07811 ,  H01L2924/14 ,  H01L2924/15173 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/30107 ,  H01L2224/82 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2924/00012

Abstract: 将多个半导体芯片(23)结合至基板(21)上所形成的粘接层(22)。然后，对多个半导体芯片(23)集中形成第一至第三绝缘膜(31、35、39)、第一和第二底垫金属层(33、37)、第一和第二重新布线(34、38)，以及焊球(41)。在这种情况下，第一和第二底垫金属层(33、37)通过溅射法形成，且第一和第二重新布线(34、38)通过电镀法形成。随后，在位于相邻半导体芯片(23)之间的区域中切割由三个绝缘膜(39、35、31)、粘接层(22)和基板(21)组成的分层结构。

公开(公告)号：CN102263116A

公开(公告)日：2011-11-30

申请号：CN201110138732.3

申请日：2011-05-26

Applicant: 卡西欧计算机株式会社

Inventor： 三原一郎 ,  若林猛

IPC: H01L27/146 ,  G02B7/02 ,  H04N5/225

Abstract: 一种光传感器(1)，具有：位于半导体基板(2)的下表面的光电转换器件区域(3)以及连接焊盘(4)，并且具有：在半导体基板2之下经由绝缘膜(5、7)而连接到连接焊盘(3)的配线(9)，以及与该配线(9)相连的作为外部连接用电极的柱状电极(12)。结果，与在半导体基板(2)的上表面形成光电转换器件区域(3)以及与该光电转换器件区域(3)连接的连接焊盘(4)的情况相比，在半导体基板(2)不需要形成用于使连接焊盘(4)与配线(9)连接的贯通电极，从而能够减少工序数，并且能够在加工过程中不易受到制约。

公开(公告)号：CN102176433A

公开(公告)日：2011-09-07

申请号：CN201110083231.X

申请日：2006-12-11

Applicant: 卡西欧计算机株式会社

Inventor： 水泽爱子 ,  冈田修 ,  若林猛

IPC: H01L23/00 ,  H01L23/31 ,  H01L23/525 ,  H01L21/56

CPC classification number: H01L23/525 ,  H01L21/561 ,  H01L23/3114 ,  H01L23/5329 ,  H01L24/02 ,  H01L24/11 ,  H01L24/12 ,  H01L24/94 ,  H01L2224/0231 ,  H01L2224/0233 ,  H01L2224/02331 ,  H01L2224/0401 ,  H01L2224/12105 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/274 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/18301 ,  H01L2924/30105

Abstract: 一种半导体器件，包括半导体衬底和设置于半导体衬底上除其外围部分之外的区域中的低介电性膜布线线路层压结构部分。每个层压结构部分具有低介电性膜和多个布线线路的层压结构。在层压结构部分的上侧上设置绝缘膜。在绝缘膜上设置用于电极的连接焊盘部分，其待电连接到层压结构部分的最上层布线线路的连接焊盘部分。在用于电极的连接焊盘部分上设置用于外部连接的凸块电极。在绝缘膜上以及半导体衬底的外围部分上设置密封膜。层压结构部分的侧表面被绝缘膜或密封膜覆盖。

公开(公告)号：CN101569010B

公开(公告)日：2011-04-27

申请号：CN200880000824.1

申请日：2008-05-30

Applicant: 卡西欧计算机株式会社

Inventor： 水泽爱子 ,  冈田修 ,  若林猛 ,  三原一郎

IPC: H01L23/31 ,  H01L23/485 ,  H01L23/525

CPC classification number: H01L24/12 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/11 ,  H01L24/94 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05569 ,  H01L2224/1147 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/274 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2224/13099 ,  H01L2924/00014

Abstract: 一种半导体器件，包括其上除了其外围部分之外设置有结构部分(3)的半导体衬底(1)，还具有包括低介电性膜(4)和布线线路(5)的层叠结构，所述低介电性膜的相对介电常数为3.0或更低，其玻璃化温度为400℃或更高。在所述结构部分(3)上形成绝缘膜(9)。连接焊盘部分设置于所述绝缘膜(9)上并连接至所述层叠结构部分(3)的最上层布线线路(5)。凸块电极(13)设置于所述连接焊盘部分。由有机树脂制成的密封膜(14)设置于包围所述凸块电极(13)的绝缘膜(9)的一部分上。所述层叠结构部分(3)的侧表面被所述绝缘膜(9)和/或所述密封膜(14)覆盖。

公开(公告)号：CN1830083B

公开(公告)日：2011-04-13

申请号：CN200480021710.7

申请日：2004-11-10

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  定别当裕康 ,  若林猛 ,  三原一郎

IPC: H01L23/538

CPC classification number: H01L2224/32145 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/3025

Abstract: 第一半导体元件(4)贴装在底板(1)上面，并且处于其外围由绝缘元件(16)覆盖并且其上表面由上部绝缘膜(17)覆盖的密封状态中。形成于上部绝缘膜(17)上面的上部布线层(20，24)和通过下部绝缘膜(31，34)形成于底板(1)下面的下部布线层(33，37)通过导体(43)相连。第二半导体元件(40)露出贴装，并与下部布线层(33，37)相连。

公开(公告)号：CN101589467A

公开(公告)日：2009-11-25

申请号：CN200880002910.6

申请日：2008-01-24

Applicant: 卡西欧计算机株式会社

Inventor： 河野一郎 ,  若林猛 ,  三原一郎

IPC: H01L23/485

CPC classification number: H01L2224/11 ,  H01L2924/01014

Abstract: 一种半导体装置包括半导体衬底、设置在半导体衬底的一侧上并具有连接焊盘部分的多个布线、以及分别设置在布线的连接焊盘部分上的多个柱状电极，每个柱状电极都包括外周表面和顶表面。电迁移防护膜设置在至少布线的表面上。密封膜绕柱状电极的外周表面设置。

公开(公告)号：CN100514627C

公开(公告)日：2009-07-15

申请号：CN200680001479.4

申请日：2006-05-30

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L23/528

CPC classification number: H01L23/3114 ,  H01L23/5286 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/05024 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05569 ,  H01L2224/05647 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/013

Abstract: 一种半导体器件，包括具有集成电路的半导体基板，形成于所述半导体基板上的第一绝缘膜，形成于所述第一绝缘膜上的至少一个电源内部布线，和形成于所述第一绝缘膜上和所述内部布线上并且具有暴露出部分所述内部布线的多个开口的第二绝缘膜。至少一条布线被形成于所述第二绝缘膜的上侧上以与所述内部布线对应，并经由所述第二绝缘膜的多个开口电连接到所述内部布线。该布线具有至少一个外部电极焊盘部分，其数量小于在所述第二绝缘膜中的开口的数量。

公开(公告)号：CN101443905A

公开(公告)日：2009-05-27

申请号：CN200680054650.8

申请日：2006-12-11

Applicant: 卡西欧计算机株式会社

Inventor： 小泽爱子 ,  冈田修 ,  若林猛

IPC: H01L23/485

CPC classification number: H01L23/525 ,  H01L21/561 ,  H01L23/3114 ,  H01L23/5329 ,  H01L24/02 ,  H01L24/11 ,  H01L24/12 ,  H01L24/94 ,  H01L2224/0231 ,  H01L2224/0233 ,  H01L2224/02331 ,  H01L2224/0401 ,  H01L2224/12105 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/274 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/18301 ,  H01L2924/30105

Abstract: 一种半导体器件，包括半导体衬底和设置于半导体衬底上除其外围部分之外的区域中的低介电性膜布线线路层压结构部分。每个层压结构部分具有低介电性膜和多个布线线路的层压结构。在层压结构部分的上侧上设置绝缘膜。在绝缘膜上设置用于电极的连接焊盘部分，其待电连接到层压结构部分的最上层布线线路的连接焊盘部分。在用于电极的连接焊盘部分上设置用于外部连接的凸块电极。在绝缘膜上以及半导体衬底的外围部分上设置密封膜。层压结构部分的侧表面被绝缘膜或密封膜覆盖。