-
公开(公告)号：CN105280141B
公开(公告)日：2017-11-07
申请号：CN201510765183.0
申请日：2015-11-11
Applicant: 北京大学
IPC: G09G3/3258
Abstract: 本发明公开了一种像素驱动电路及其驱动方法。该像素驱动电路包括：第一晶体管、第二晶体管、第三晶体管、存储电容、有机发光二极管OLED、电源线、数据信号线和栅控制线，本发明晶体管采用双栅结构的TFT，通过双栅TFT的阈值电压可调的特性实现阈值电压漂移现象的补偿，提供稳定的输出电流，有效改善TFT显示面板因阈值电压不均或阈值电压漂移而造成的OLED发光器件亮度不均问题。同时，由于双栅结构TFT具有更高的电流和器件稳定性，该电路可进行低工作电压的操作、具有更小的面积。本发明简化了电路结构，提高显示电路的开口率和分辨率并降低制造成本，具有较高的实用价值，有望在微电子和平板显示产业中得到应用。
-
公开(公告)号：CN103490769B
公开(公告)日：2016-05-11
申请号：CN201310479380.7
申请日：2013-10-14
Applicant: 北京大学
IPC: H03K19/177 , H01L21/8247
Abstract: 本发明提供信息存储技术领域中的一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法。本发明包括逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本发明能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。
-
公开(公告)号：CN104867983A
公开(公告)日：2015-08-26
申请号：CN201510172561.4
申请日：2015-04-13
Applicant: 北京大学
IPC: H01L29/786 , H01L29/06 , H01L29/423 , H01L21/28 , H01L21/336
CPC classification number: H01L29/78675 , H01L29/0607 , H01L29/0684 , H01L29/42356 , H01L29/66757
Abstract: 本发明公开了一种LDD/Offset结构薄膜晶体管及其制备方法，属于半导体集成电路和平板显示及其相关制造技术领域。本发明核心是通过光刻胶和栅电极的斜坡结构以及一次额外的栅刻蚀，在晶体管沟道内形成自对准的LDD/Offset区域，而LDD/Offset的长度可以由刻蚀速度和刻蚀时间精确控制，从而达到降低TFT关态电流的目的。该技术工艺过程简单，不增加任何光刻版；整个TFT的制造过程与传统的工艺相比仅需增加一次重复的栅刻蚀，工艺方法和传统CMOS工艺相兼容，具有较高的实用价值，适用于薄膜晶体管的大规模生产，有望在未来的TFT集成电路中得到应用。
-
公开(公告)号：CN104681622A
公开(公告)日：2015-06-03
申请号：CN201310613115.3
申请日：2013-11-27
Applicant: 北京大学
IPC: H01L29/786 , H01L21/34
CPC classification number: H01L29/786 , H01L29/1033 , H01L29/66742 , H01L29/78693
Abstract: 本发明公开了一种非晶氧化锌基薄膜晶体管及其制备方法。本发明的非晶氧化锌基薄膜晶体管包括：衬底、栅电极、栅介质层、沟道层、源电极和漏电极；其中，沟道层的材料采用掺铝锡的氧化锌半导体材料，氧化铝含量为3%～9%（质量），氧化锡含量为3%～50%（质量）。本发明制备的ATZO半导体薄膜晶粒尺寸在10nm左右，且分布均匀，属于纳米晶体氧化物半导体。这种工艺方法具有步骤简单，制造成本低廉，均匀性好，用于低温工艺，对提高薄膜晶体管器件的性能具有积极效果，改善了器件包括迁移率、开关比、阈值电压、亚阈摆幅率等方面的性能，适用于透明显示和柔性显示技术等优点。
-
公开(公告)号：CN104112671A
公开(公告)日：2014-10-22
申请号：CN201410345212.3
申请日：2014-07-18
Applicant: 北京大学
IPC: H01L21/34 , H01L21/203
CPC classification number: H01L29/66742 , H01L29/7869
Abstract: 本发明提供了一种薄膜晶体管的制备方法，属于半导体行业、平板显示领域。该方法利用溅射工艺生长一层掺镍的氧化锌半导体材料层作为薄膜晶体管的导电沟道层，通过调节掺镍的氧化锌靶材的组分，控制溅射氧气分压，可以改善薄膜晶体管的开关比、亚阈摆幅、阈值电压以及迁移率等特性。本发明具有制作成本低，低温工艺，可适用于透明显示和柔性显示技术等优点。
-
Patent Agency Ranking
公开(公告)号：CN103762973A
公开(公告)日：2014-04-30
申请号：CN201310741039.4
申请日：2013-12-27
Applicant: 北京大学
IPC: H03K19/0944
Abstract: 本发明提供一种基于RRAM的可调幅脉冲产生电路及调节其脉冲幅度的方法，包括顺序连接的一个积分器和一个微分器，其特征在于，所述积分器中的输入电阻为一个带有阻值调节电路的第一RRAM，所述微分器中的反馈电阻为一个带有阻值调节电路的第二RRAM。本发明通过利用RRAM多阻态的特点实现了一种可调幅脉冲产生电路，并且可以在任意时刻对产生脉冲的幅度进行修改，通过利用RRAM作为逻辑器件，进一步拓宽了RRAM的应用领域。
-
公开(公告)号：CN103490769A
公开(公告)日：2014-01-01
申请号：CN201310479380.7
申请日：2013-10-14
Applicant: 北京大学
IPC: H03K19/177 , H01L21/8247
Abstract: 本发明提供信息存储技术领域中的一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法。本发明包括逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本发明能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。
-
公开(公告)号：CN102664195A
公开(公告)日：2012-09-12
申请号：CN201210156669.0
申请日：2012-05-18
Applicant: 北京大学
IPC: H01L29/786 , H01L21/477
Abstract: 本发明提供了一种制备氧化锌薄膜晶体管的方法，属于半导体技术平板显示领域。该方法核心在于制备氧化锌沟道层后进行退火，退火工艺具体为：放入真空腔中，对真空腔进行抽真空，真空度在3×10-3Pa至4×10-3Pa之间开始退火，退火温度为250℃至300℃之间，退火时间为5至10分钟，退火结束后，使真空腔冷却至室温，然后在氧化锌薄膜沟道层上生长源端电极、漏端电极。本发明可以较好的满足现代利用柔性及玻璃衬底制备氧化锌薄膜晶体管器件的低温要求。且实验条件更加简单，实验过程更加安全，降低了试验成本。
-
公开(公告)号：CN102437059A
公开(公告)日：2012-05-02
申请号：CN201110401730.9
申请日：2011-12-06
Applicant: 北京大学
IPC: H01L21/336 , H01L21/28
Abstract: 本发明公开了一种顶栅自对准氧化锌薄膜晶体管的制备方法。本发明的方法仅需要3块掩膜版，利用三次光刻制备出氧化锌薄膜晶体管；采用自对准方法将沟道区外的栅介质层和栅电极的这两层光刻胶一起剥离，然后对暴露出的沟道区两端的半导体层进行处理减小其电阻以形成低电阻的源区和漏区。本发明由于实现栅介质层和栅电极的自对准，从而有效地减小寄生电容、寄生电阻，提高栅控能力，对提高薄膜晶体管器件自身性能和实现高速薄膜晶体管电路等具有积极效果，同时大大的降低了工艺难度，节约制造成本，提高成品率。
-
公开(公告)号：CN102403360A
公开(公告)日：2012-04-04
申请号：CN201010275718.3
申请日：2010-09-08
Applicant: 北京大学
IPC: H01L29/786 , H01L21/34
Abstract: 本发明提供一种氧化锌基薄膜晶体管及其制备方法，属于半导体技术领域。该氧化锌基薄膜晶体管包括衬底、栅电极、栅介质层、沟道层和源漏电极，衬底是玻璃或者塑料；在衬底上由氧化锌或掺杂Al或者Ga氧化锌导电材料形成栅电极；半导体沟道是由氧化锌及其掺杂半导体材料形成；栅绝缘介质层是由氧化锌绝缘材料形成，设置于栅极和半导体沟道之间；源端和漏端电极是由氧化锌或掺杂Al或者Ga氧化锌导电材料形成。本发明为全氧化锌基薄膜晶体管，可提高器件各层薄膜之间的匹配度，降低了栅绝缘介质层和半导体沟道层之间的失配率，减少界面电荷密度，从而大大提高半导体沟道层的载流子迁移率，使氧化锌薄膜晶体管的性能得到了有效改善。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.02 seconds)
