-
公开(公告)号：CN114024546B
公开(公告)日：2022-05-10
申请号：CN202210021493.1
申请日：2022-01-10
Applicant: 之江实验室
IPC: H03K19/082 , H03K19/20 , H03K19/21
Abstract: 本发明公开了一种基于存算一体晶体管的布尔逻辑实现方法、单元及电路，该方法利用存算一体晶体管特性及其读写方式实现；其基本单元由拉电阻与阈值电压可受外界物理场调控的存算一体晶体管组成；所述基本单元中拉电阻与晶体管串联且晶体管栅极独立；所述基本单元可通过不同的电压配置方式及简单的单元级联与组合在存储数据的基础上实现十六种布尔逻辑运算。本发明可利用比传统的CMOS晶体管更少的晶体管数量实现多种逻辑运算，极大优化了电路设计面积并有效解决了存储单元与数据单元之间因数据搬运带来的功耗和时延问题。
-
公开(公告)号：CN114093935A
公开(公告)日：2022-02-25
申请号：CN202210065533.2
申请日：2022-01-20
Applicant: 之江实验室
IPC: H01L29/423 , H01L29/78 , H01L29/792
Abstract: 本发明公开了一种具有逻辑特性与存储特性相互转换功能的场效应晶体管、存算一体芯片、电路及设备。其自下而上包括衬底、绝缘界面层、栅介质层、栅电极；所述衬底两边分别设有源极和漏极，所述栅介质层具有带正电荷氧空位的可移动离子。当栅电极施加有高频脉冲时，所述带正电荷氧空位处于被俘获状态，使得所述场效应晶体管具备逻辑特性而能够作为逻辑器件使用；当栅电极施加有低频脉冲时，所述带正电荷氧空位处于去俘获状态，使得所述场效应晶体管具备存储特性而能够作为存储器件使用。本发明可以实现逻辑特性与存储特性感相互转换并保持高性能器件状态稳定，这可用于存算一体的三维异质集成芯片。
-
公开(公告)号：CN117038709B
公开(公告)日：2024-01-26
申请号：CN202311285992.2
申请日：2023-10-07
Applicant: 之江实验室
IPC: H01L29/06 , H01L29/10 , H01L29/08 , H01L29/78 , H01L21/336
Abstract: 本说明书公开了一种可重构二维沟道晶体管及其制备方法。所述可重构二维沟道晶体管包括：衬底、沟道、源极、漏极、栅极，其中，沟道位于衬底上方，源极和漏极分别位于沟道两端，栅极位于沟道上方，源极包括：源区、源极可移动离子薄膜层、源极掺杂电极、源极金属电极，漏极包括：漏区、漏极可移动离子薄膜层、漏极掺杂电极、漏极金属电极，栅极包括：栅电介质层、栅金属电极，沟道、源区、漏区由双极性层状二维半导体材料构成。
-
公开(公告)号：CN116863936B
公开(公告)日：2023-12-19
申请号：CN202311130282.2
申请日：2023-09-04
Applicant: 之江实验室
Abstract: 本发明公开了一种基于FeFET存算一体阵列的语音识别方法，所述方法包括：获取并预处理待识别的语音信号，得到第一矩阵；对预先训练好的语音识别网络进行拆分，将拆分后的语音识别网络部署在FeFET阵列上；将第一矩阵输入至FeFET阵列，得到第一结果；利用FeFET阵列基于归一化指数函数对第一结果进行处理，得到第二结果；根据第二结果判断语音信号对应的识别类型结果。本发明方法利用FeFET存算一体阵列同时具备存储和计算功能的特性，语音识别网络中的部分卷积运算拆分部署在阵列上，提高了运算速度，降低了运算所需的功耗，节省了硬件资源开销，并具有较好语音识别效果。
-
公开(公告)号：CN116487422A
公开(公告)日：2023-07-25
申请号：CN202310505301.9
申请日：2023-05-06
Abstract: 本发明公开了一种基于高K界面层的高性能和高可靠性FeFET器件，其针对铪锆氧(HZO)基铁电场效应晶体管提出一种将SiO2绝缘界面层替换成更高介电常数K的绝缘材料如SiON、HfON、ZrO2等的技术方案，以高K材料作为绝缘界面层的FeFET中，高K界面层的存在提高了铁电层的分压，提升了铁电层的剩余极化强度，增大了FeFET的记忆窗口和一定读取电压下的高低电流比，降低了绝缘界面层自身承担的电场强度，减小了绝缘界面层被击穿导致器件损坏的概率，提高了器件的耐久性。
-
Patent Agency Ranking
公开(公告)号：CN116243885B
公开(公告)日：2023-07-25
申请号：CN202310536623.X
申请日：2023-05-12
Applicant: 之江实验室
IPC: G06F7/501 , H03K19/094 , H03K19/20
Abstract: 本说明书公开了一种全加器电路及多位全加器，可以通过将各场效应晶体管进行并联以及串联，从而组成构成全加器电路的异或电路、同或电路、求和电路、以及进位电路的电路结构设计，可以使得全加器电路所需的晶体管的数量减少，进而可以降低全加器电路的功耗，并提升了全加器电路的集成度。
-
公开(公告)号：CN116190426A
公开(公告)日：2023-05-30
申请号：CN202310442153.0
申请日：2023-04-23
Applicant: 之江实验室
IPC: H01L29/10 , H01L29/417 , H01L29/423 , H01L29/78 , H01L21/336 , B82Y30/00 , B82Y40/00
Abstract: 本说明书公开了一种纳米片晶体管及纳米片晶体管的重构、制备方法，可以通过呈环形状包裹纳米片的源极可移动离子薄膜层以及漏极可移动离子薄膜层中的可移动离子，在施加在源极掺杂电极以及漏极掺杂电极的电信号作用下，所呈现的不同的极化状态，控制纳米片晶体管可以重构为P沟道晶体管或N沟道晶体管使用，从而可以提高纳米片晶体管的资源利用率，进而可以降低使用该纳米片晶体管的集成电路的成本。
-
公开(公告)号：CN115763480A
公开(公告)日：2023-03-07
申请号：CN202211294670.X
申请日：2022-10-21
Applicant: 之江实验室
IPC: H01L27/092 , H01L29/16 , H01L29/161 , H01L29/20
Abstract: 本发明公开了一种基于超高迁移率场效应晶体管的低功耗CMOS电路，所述低功耗CMOS电路由超高空穴迁移率场效应晶体管和超高电子迁移率场效应晶体管串联组成；所述超高空穴迁移率场效应晶体管的衬底采用n型高迁移率沟道材料；所述超高电子迁移率场效应晶体管的衬底采用p型高迁移率沟道材料。超高迁移率场效应晶体管由其迁移率调制实现，所述迁移率调制是基于可移动带正电氧空位受电场调控形成的偶极子作用，本发明基于超高电子和空位迁移率的场效应晶体管，极大提升器件性能，减小操作电压，实现低功耗的CMOS电路，这可用于数字电路集成芯片。
-
公开(公告)号：CN114639729B
公开(公告)日：2022-10-11
申请号：CN202210533320.8
申请日：2022-05-17
Applicant: 之江实验室
IPC: H01L29/423 , H01L29/78
Abstract: 本发明公开了一种场效应晶体管、低功耗CMOS集成芯片、电路及设备。所述场效应晶体管其自下而上包括衬底、绝缘界面层、栅介质层、栅电极；所述衬底两边分别设有源极和漏极，所述栅介质层具有可移动离子。所述可移动离子在电场下的迁移会在界面处产生偶极子；所述偶极子在电场转向时发生反转，使得所述场效应晶体管具有负电容特性而能实现超陡峭亚阈值摆幅。本发明可以利用栅介质中可移动离子实现超陡峭亚阈值摆幅晶体管，这可用于低功耗CMOS集成芯片。
-
公开(公告)号：CN114093935B
公开(公告)日：2022-05-13
申请号：CN202210065533.2
申请日：2022-01-20
Applicant: 之江实验室
IPC: H01L29/423 , H01L29/78 , H01L29/792
Abstract: 本发明公开了一种具有逻辑特性与存储特性相互转换功能的场效应晶体管、存算一体芯片、电路及设备。其自下而上包括衬底、绝缘界面层、栅介质层、栅电极；所述衬底两边分别设有源极和漏极，所述栅介质层具有带正电荷氧空位的可移动离子。当栅电极施加有高频脉冲时，所述带正电荷氧空位处于被俘获状态，使得所述场效应晶体管具备逻辑特性而能够作为逻辑器件使用；当栅电极施加有低频脉冲时，所述带正电荷氧空位处于去俘获状态，使得所述场效应晶体管具备存储特性而能够作为存储器件使用。本发明可以实现逻辑特性与存储特性感相互转换并保持高性能器件状态稳定，这可用于存算一体的三维异质集成芯片。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.023 seconds)
