一种全加器电路及多位全加器

    公开(公告)号:CN116243885A

    公开(公告)日:2023-06-09

    申请号:CN202310536623.X

    申请日:2023-05-12

    Abstract: 本说明书公开了一种全加器电路及多位全加器,可以通过将各场效应晶体管进行并联以及串联,从而组成构成全加器电路的异或电路、同或电路、求和电路、以及进位电路的电路结构设计,可以使得全加器电路所需的晶体管的数量减少,进而可以降低全加器电路的功耗,并提升了全加器电路的集成度。

    一种可重构逻辑门电路及电路的控制方法

    公开(公告)号:CN115425965A

    公开(公告)日:2022-12-02

    申请号:CN202211366929.7

    申请日:2022-11-03

    Abstract: 本说明书公开了一种可重构逻辑门电路及电路的控制方法,可以通过更改第一脉冲的频率、第二脉冲的方向,以及直流电压的大小等电学操作,使得可重构逻辑电路的逻辑状态在第一逻辑状态和第二逻辑状态之间进行切换,从而使得一个逻辑电路可以作为两种不同的逻辑电路使用,进而可以提高硬件资源的利用率,并降低了硬件设备的成本。

    场效应晶体管、低功耗CMOS集成芯片、电路及设备

    公开(公告)号:CN114639729A

    公开(公告)日:2022-06-17

    申请号:CN202210533320.8

    申请日:2022-05-17

    Abstract: 本发明公开了一种场效应晶体管、低功耗CMOS集成芯片、电路及设备。所述场效应晶体管其自下而上包括衬底、绝缘界面层、栅介质层、栅电极;所述衬底两边分别设有源极和漏极,所述栅介质层具有可移动离子。所述可移动离子在电场下的迁移会在界面处产生偶极子;所述偶极子在电场转向时发生反转,使得所述场效应晶体管具有负电容特性而能实现超陡峭亚阈值摆幅。本发明可以利用栅介质中可移动离子实现超陡峭亚阈值摆幅晶体管,这可用于低功耗CMOS集成芯片。

    一种可重构二维沟道晶体管及其制备方法

    公开(公告)号:CN117038709B

    公开(公告)日:2024-01-26

    申请号:CN202311285992.2

    申请日:2023-10-07

    Abstract: 本说明书公开了一种可重构二维沟道晶体管及其制备方法。所述可重构二维沟道晶体管包括:衬底、沟道、源极、漏极、栅极,其中,沟道位于衬底上方,源极和漏极分别位于沟道两端,栅极位于沟道上方,源极包括:源区、源极可移动离子薄膜层、源极掺杂电极、源极金属电极,漏极包括:漏区、漏极可移动离子薄膜层、漏极掺杂电极、漏极金属电极,栅极包括:栅电介质层、栅金属电极,沟道、源区、漏区由双极性层状二维半导体材料构成。

    一种全加器电路及多位全加器

    公开(公告)号:CN116243885B

    公开(公告)日:2023-07-25

    申请号:CN202310536623.X

    申请日:2023-05-12

    Abstract: 本说明书公开了一种全加器电路及多位全加器,可以通过将各场效应晶体管进行并联以及串联,从而组成构成全加器电路的异或电路、同或电路、求和电路、以及进位电路的电路结构设计,可以使得全加器电路所需的晶体管的数量减少,进而可以降低全加器电路的功耗,并提升了全加器电路的集成度。

    一种基于超高迁移率场效应晶体管的低功耗CMOS电路

    公开(公告)号:CN115763480A

    公开(公告)日:2023-03-07

    申请号:CN202211294670.X

    申请日:2022-10-21

    Abstract: 本发明公开了一种基于超高迁移率场效应晶体管的低功耗CMOS电路,所述低功耗CMOS电路由超高空穴迁移率场效应晶体管和超高电子迁移率场效应晶体管串联组成;所述超高空穴迁移率场效应晶体管的衬底采用n型高迁移率沟道材料;所述超高电子迁移率场效应晶体管的衬底采用p型高迁移率沟道材料。超高迁移率场效应晶体管由其迁移率调制实现,所述迁移率调制是基于可移动带正电氧空位受电场调控形成的偶极子作用,本发明基于超高电子和空位迁移率的场效应晶体管,极大提升器件性能,减小操作电压,实现低功耗的CMOS电路,这可用于数字电路集成芯片。

    场效应晶体管、低功耗CMOS集成芯片、电路及设备

    公开(公告)号:CN114639729B

    公开(公告)日:2022-10-11

    申请号:CN202210533320.8

    申请日:2022-05-17

    Abstract: 本发明公开了一种场效应晶体管、低功耗CMOS集成芯片、电路及设备。所述场效应晶体管其自下而上包括衬底、绝缘界面层、栅介质层、栅电极;所述衬底两边分别设有源极和漏极,所述栅介质层具有可移动离子。所述可移动离子在电场下的迁移会在界面处产生偶极子;所述偶极子在电场转向时发生反转,使得所述场效应晶体管具有负电容特性而能实现超陡峭亚阈值摆幅。本发明可以利用栅介质中可移动离子实现超陡峭亚阈值摆幅晶体管,这可用于低功耗CMOS集成芯片。

    场效应晶体管、存算一体芯片、电路及设备

    公开(公告)号:CN114093935B

    公开(公告)日:2022-05-13

    申请号:CN202210065533.2

    申请日:2022-01-20

    Abstract: 本发明公开了一种具有逻辑特性与存储特性相互转换功能的场效应晶体管、存算一体芯片、电路及设备。其自下而上包括衬底、绝缘界面层、栅介质层、栅电极;所述衬底两边分别设有源极和漏极,所述栅介质层具有带正电荷氧空位的可移动离子。当栅电极施加有高频脉冲时,所述带正电荷氧空位处于被俘获状态,使得所述场效应晶体管具备逻辑特性而能够作为逻辑器件使用;当栅电极施加有低频脉冲时,所述带正电荷氧空位处于去俘获状态,使得所述场效应晶体管具备存储特性而能够作为存储器件使用。本发明可以实现逻辑特性与存储特性感相互转换并保持高性能器件状态稳定,这可用于存算一体的三维异质集成芯片。

    一种类神经突触晶体管及类神经突触晶体管电路

    公开(公告)号:CN116525685B

    公开(公告)日:2023-10-13

    申请号:CN202310785302.3

    申请日:2023-06-29

    Abstract: 本说明书公开了一种类神经突触晶体管及类神经突触晶体管电路,可以通过在类神经突触晶体管的栅区中的第一栅极或第二栅极上施加脉冲电压来控制可移动离子薄膜层中的可移动离子的极化状态,从而调制它的沟道电导和阈值电压使得类神经突触晶体管能够模拟出神经突触的兴奋和抑制状态,第二栅极的引入可避免额外添加负脉冲电压所需的极性转换电路的成本,以降低神经形态电路的成本。此外,还可以通过添加一个NMOS晶体管和类神经突触晶体管串联组成类神经突触晶体管电路,避免了第一栅极或第二栅极无脉冲信号作用时电路中的待机功耗。

Patent Agency Ranking