-
公开(公告)号:CN102569367B
公开(公告)日:2015-01-28
申请号:CN201110435840.7
申请日:2011-12-22
IPC: H01L29/423 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/1608 , H01L29/4236 , H01L29/42368 , H01L29/66068 , H01L29/7397
Abstract: 一种SiC半导体器件包括衬底(1)、漂移层(2)、基极区(3)、源极区(4)、沟槽(6)、栅极氧化物膜(7)、栅电极(8)、源电极(9)和漏电极(11)。衬底(1)以Si面作为主表面。源极区(4)具有Si面。从所述源极区(4)的表面到比所述基极区(3)更深的部分提供沟槽(6),所述沟槽(6)在一个方向上沿纵向延伸并具有Si面底部。所述沟槽(6)至少在与所述基极区(3)接触的部分具有倒锥形形状,该倒锥形形状在入口部分的宽度比底部更小。
-
公开(公告)号:CN102629625A
公开(公告)日:2012-08-08
申请号:CN201210009800.0
申请日:2012-01-13
CPC classification number: H01L21/0475 , H01L29/045 , H01L29/24 , H01L29/42356 , H01L29/66068
Abstract: 一种碳化硅半导体器件包括碳化硅半导体衬底(1)和沟槽(2)。所述碳化硅半导体衬底(1)具有相对于(0001)平面或(000-1)平面的偏移角并且具有沿 方向的偏移方向。所述沟槽(2)从所述碳化硅半导体衬底(1)的表面开始设置。所述沟槽(2)沿相对于偏移方向的内角为30度或-30度的方向延伸。
-
公开(公告)号:CN102569367A
公开(公告)日:2012-07-11
申请号:CN201110435840.7
申请日:2011-12-22
IPC: H01L29/423 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/1608 , H01L29/4236 , H01L29/42368 , H01L29/66068 , H01L29/7397
Abstract: 一种SiC半导体器件包括衬底(1)、漂移层(2)、基极区(3)、源极区(4)、沟槽(6)、栅极氧化物膜(7)、栅电极(8)、源电极(9)和漏电极(11)。衬底(1)以Si面作为主表面。源极区(4)具有Si面。从所述源极区(4)的表面到比所述基极区(3)更深的部分提供沟槽(6),所述沟槽(6)在一个方向上沿纵向延伸并具有Si面底部。所述沟槽(6)至少在与所述基极区(3)接触的部分具有倒锥形形状,该倒锥形形状在入口部分的宽度比底部更小。
-
公开(公告)号:CN102403338A
公开(公告)日:2012-04-04
申请号:CN201110281178.4
申请日:2011-09-14
IPC: H01L29/36 , H01L29/78 , H01L21/265 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/086 , H01L29/1608 , H01L29/41766 , H01L29/45 , H01L29/66068
Abstract: 一种SiC半导体器件,包括:按下述顺序堆叠的衬底(1)、漂移层(2)和基极区(3);第一和第二源极区(4a,4b)和基极区中的接触层(5);穿透所述源极和基极区的沟槽(6);沟槽中的栅电极(8);覆盖栅电极,具有接触孔的层间绝缘膜(10);经由所述接触孔与所述源极区和所述接触层耦合的源电极(9);衬底上的漏电极(11);以及金属硅化物膜(30)。高浓度的第二源极区比低浓度的第一源极区更浅,且高浓度的第二源极区具有被层间绝缘膜覆盖的部分,该部分包括表面附近的低浓度的第一部以及比第一部深的高浓度的第二部。第二部上的金属硅化物膜的厚度大于第一部上的金属硅化物膜的厚度。
-
公开(公告)号:CN1950948A
公开(公告)日:2007-04-18
申请号:CN200580015045.5
申请日:2005-05-11
IPC: H01L29/78 , H01L29/423 , H01L29/06
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/0653 , H01L29/42368 , H01L29/4238 , H01L29/7811
Abstract: 本发明提供了一种绝缘栅半导体器件,其在沟槽底部周围具有浮置区,且能够可靠地实现高耐压。绝缘栅半导体器件100包括电流流过的元件区域和围绕元件区域的终端区域。半导体器件100还包括在元件区域中的多个栅极沟槽21和在终端区域中的多个终端沟槽62。栅极沟槽21形成为条形,以及终端沟槽62形成为同心环形。在半导体器件100中,栅极沟槽21和终端沟槽62以使栅极沟槽21的端部和终端沟槽62的侧面之间的间隔均匀的方式设置。也就是说,根据终端沟槽62的拐角的曲率来调整栅极沟槽21的长度。
-
公开(公告)号:CN107996003B
公开(公告)日:2020-02-04
申请号:CN201680033066.8
申请日:2016-06-03
Abstract: 提供了一种制造绝缘栅开关器件的方法。所述方法包括:在第一SiC半导体层的表面中形成第一沟槽;将p型杂质注入到所述第一沟槽的底表面中;在所述第一沟槽的内表面上沉积第二SiC半导体层以形成第二沟槽;以及形成栅极绝缘层、栅电极、第一区域和体区域,使得栅极绝缘层覆盖第二沟槽的内表面,栅电极位于第二沟槽中,第一区域为n型并与栅极绝缘层接触,体区域为p型,与注入区域分离,并且在第一区域下方与栅极绝缘层接触。
-
公开(公告)号:CN109427906A
公开(公告)日:2019-03-05
申请号:CN201810952249.0
申请日:2018-08-21
Applicant: 丰田自动车株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明提供一种半导体装置,具备半导体基板、上表面电极、下表面电极及经由栅极绝缘膜而设于沟槽内的栅电极。半导体基板具有与上表面电极接触的P型体层、介于体层与下表面电极之间的n型漂移层、沿着沟槽的底面设置的p型浮置区及沿着沟槽的侧面在体层与浮置区之间延伸的p型连接区。沟槽沿着俯视时的长边方向具有未设置连接区的第一区间及设置有连接区的第二区间。而且,第二区间中的沟槽的侧面的倾倒角度比第一区间中的沟槽的侧面的倾倒角度大。
-
公开(公告)号:CN104380471B
公开(公告)日:2017-10-27
申请号:CN201380031045.9
申请日:2013-06-06
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5),该沟槽(5a)形成在单元区域中,由低浓度区域(5b)构成p型柱,并且由高浓度区域(5c)构成p+型深层。由此,能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造,所以实现了导通电阻的降低。此外,通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位,所以能够缓和对栅极绝缘膜(8)施加的电场,能够防止栅极绝缘膜(8)被破坏。因此,SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
-
公开(公告)号:CN106165103A
公开(公告)日:2016-11-23
申请号:CN201580018706.3
申请日:2015-02-10
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
CPC classification number: H01L29/7811 , H01L21/761 , H01L29/06 , H01L29/0619 , H01L29/0623 , H01L29/0649 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/12 , H01L29/408 , H01L29/4236 , H01L29/66734 , H01L29/7397 , H01L29/7813
Abstract: 提供一种能实现更高耐压的半导体器件及其制造方法。所提供的半导体器件具有:p型的第四区,其与栅极沟槽的下端相接;终端沟槽,其在第二区的外侧形成于半导体基板的表面;p型的下端p型区,其与终端沟槽的下端相接;p型的侧面p型区,其与终端沟槽的外周侧的侧面相接,且与下端p型区相连,并在半导体基板的表面露出;p型的多个保护环区,其形成于比侧面p型区靠外周侧处,且在表面露出。
-
公开(公告)号:CN102947937B
公开(公告)日:2015-11-25
申请号:CN201180028874.2
申请日:2011-06-02
CPC classification number: H01L29/1608 , H01L21/046 , H01L29/0619 , H01L29/0623 , H01L29/0653 , H01L29/0661 , H01L29/0696 , H01L29/407 , H01L29/41741 , H01L29/4236 , H01L29/42368 , H01L29/49 , H01L29/66068 , H01L29/7397 , H01L29/7811 , H01L29/7813
Abstract: 本发明的课题在于提高半导体装置的耐压特性。半导体装置具备包围元件区的终端区。在元件区内形成有主沟槽。在终端区内形成有包围元件区的终端沟槽。终端沟槽位于终端沟槽的最内周侧。在漂移区的表面上层叠有体区。主沟槽到达漂移区,并且在其内部形成有栅电极。终端沟槽到达漂移区。终端沟槽的侧壁和底面被氧化膜所覆盖。覆盖终端沟槽的底面的氧化膜的表面被埋入电极所覆盖。栅电压被施加于埋入电极。
-
-
-
-
-
-
-
-
-