半导体装置
    22.
    发明公开

    公开(公告)号:CN103946984A

    公开(公告)日:2014-07-23

    申请号:CN201180075010.6

    申请日:2011-11-22

    Abstract: 本发明公开的第一半导体装置具备包括单元区域和在单元区域的周边设置的非单元区域的半导体基板。单元区域具备:第一导电型的第一半导体区域;第二导电型的第二半导体区域,其形成在第一半导体区域的表面侧的半导体基板的表面;沟道型的绝缘栅极,其从半导体基板的表面侧贯通第二半导体区域而形成到与第一半导体区域相接的深度,并且长边方向沿第一方向延伸;和第一沟道导电体,其至少一部分形成在绝缘栅极与非单元区域之间的单元区域,并在沟道内填充有被绝缘膜覆盖的导电体。第一沟道导电体具备沿第一方向延伸的第一部分和沿着与第一方向正交并从单元区域侧朝向非单元区域的第二方向突出的第二部分,第二部分的底部的至少一部分到达比第一半导体区域与第二半导体区域的边界深的位置。

    纵型半导体装置
    23.
    发明公开

    公开(公告)号:CN103155152A

    公开(公告)日:2013-06-12

    申请号:CN201180049802.6

    申请日:2011-03-28

    Inventor: 妹尾贤

    Abstract: 本发明涉及一种具有降低表面电场结构的纵型半导体装置,且提供了抑制附着有外部电荷时的耐压的降低的技术。本说明书所公开的纵型半导体装置具备单元区域、和配置于所述单元区域的外侧的非单元区域。该纵型半导体装置在所述非单元区域的至少一部分区域内具有扩散层。在所述扩散层中,当俯视观察所述纵型半导体装置时,距所述单元区域较近的一侧的端部处的杂质面密度,高于满足RESURF条件的杂质面密度;且距所述单元区域较远的一侧的端部处的杂质面密度,低于满足RESURF条件的杂质面密度。在该扩散层中,当俯视观察所述纵型半导体装置时,与杂质面密度低于满足RESURF条件的杂质面密度的区域中的、杂质面密度的平均梯度相比,杂质面密度高于满足RESURF条件的杂质面密度的区域中的、杂质面密度的平均梯度较大。

    半导体装置
    24.
    发明公开

    公开(公告)号:CN102177587A

    公开(公告)日:2011-09-07

    申请号:CN200880128250.6

    申请日:2008-12-10

    Inventor: 妹尾贤

    Abstract: 在本说明书中,公开了一种耐压更高的半导体装置。本说明书中所公开的半导体装置具有:半导体元件区、外围耐压区、外围电极、绝缘膜及中间电极。在半导体元件区中形成有半导体元件。外围耐压区被形成在半导体元件区的周围,并由单一的导电性区域构成。半导体元件区和外围耐压区露出于半导体基板的一侧表面。外围电极沿着半导体基板的外周部而被形成在外围耐压区的表面上。外围电极与外围耐压区相导通。绝缘膜被形成在外围电极和半导体元件区之间的外围耐压区的表面上。中间电极被形成在绝缘膜上。中间电极的下面的绝缘膜厚度在外围电极一侧薄于半导体元件区一侧。

    开关元件
    26.
    发明授权

    公开(公告)号:CN107180864B

    公开(公告)日:2020-07-14

    申请号:CN201710138580.4

    申请日:2017-03-09

    Abstract: 本发明涉及一种开关元件,并提供一种能够抑制第一金属层产生裂纹的情况,并能够确保开关元件的耐压,且能够降低开关元件导通时的电阻的技术。设置有在半导体基板的上表面上以网眼状延伸的沟槽(栅电极),半导体基板的上表面被层间绝缘膜覆盖。在元件范围内的层间绝缘膜上,于各个单元区的上部设置有接触孔,在围绕范围内,于各个单元区内上表面整体被层间绝缘膜覆盖。第一金属层对层间绝缘膜进行覆盖,并且在接触孔的上部具有凹部。绝缘保护膜对围绕范围内的第一金属层的外周侧的部分进行覆盖。第二金属层在绝缘保护膜的开口内对第一金属层进行覆盖。在围绕范围内设置有延伸至各个沟槽的下侧并与体区导通的第二导电型区域。

    半导体装置
    27.
    发明公开

    公开(公告)号:CN110034113A

    公开(公告)日:2019-07-19

    申请号:CN201811640218.8

    申请日:2018-12-29

    Abstract: 半导体装置包括半导体衬底,该半导体衬底设置有多个二极管范围和多个IGBT范围。在沿着半导体衬底的厚度方向的半导体衬底的平面图中,IGBT范围和二极管范围沿着第一方向交替排列。每一二极管范围在与下电极接触的范围内设置有多个n型的阴极区和多个p型的限流区。在每一二极范围内,阴极区和限流区沿着与第一方向相交的第二方向交替排列。每一IGBT范围在与下电极接触的范围内设置有p型的集电极区。每一IGBT范围内的集电极区与相邻的二极管范围内的每一阴极区接触。

    半导体装置
    29.
    发明公开

    公开(公告)号:CN108470731A

    公开(公告)日:2018-08-31

    申请号:CN201810107342.1

    申请日:2018-02-02

    Abstract: 本发明提供一种能够抑制对感测二极管施加过电压的半导体装置。该半导体装置包括:半导体基板;配置在所述半导体基板的上方的上方主电极;配置在所述半导体基板的上方的感测阳极电极;第一电阻层;以及配置在所述半导体基板的下方的下方主电极。所述第一电阻层配置在所述半导体基板的上方,具有大于所述上方主电极以及所述感测阳极电极的电阻率,并连接所述上方主电极和所述感测阳极电极。所述半导体基板包括开关元件和感测二极管。所述开关元件连接在所述上方主电极和所述下方主电极之间。所述感测二极管包括:p型的第一阳极区域,其与所述感测阳极电极连接;以及n型的第一阴极区域,其与所述下方主电极连接。

    半导体装置及其制造方法

    公开(公告)号:CN104995736B

    公开(公告)日:2018-03-30

    申请号:CN201380072943.9

    申请日:2013-02-15

    Inventor: 妹尾贤

    Abstract: 本发明提供一种减少主面表面的绝缘层内的可动离子并且提高耐压的半导体装置。半导体装置(2)具备多个FLR(14)、绝缘层(5)、半导体层(3)。多个FLR(14)在对基板(8)进行俯视观察时包围形成有元件的有源区域。绝缘层(5)被设置在半导体装置(2)的主面上并覆盖多个FLR(14)。半导体层(3)被设置在绝缘层内,并以与FLR(14)平行的方式包围有源区域。半导体层(3)以与RESURF条件的面密度相比较低的面密度而含有杂质。而且,在俯视观察时,半导体层(3)与相邻的FLR(14)之间的范围(环间范围(Ra))的一部分重叠,且不与环间范围(Ra)的剩余部分重叠。

Patent Agency Ranking