-
公开(公告)号：CN113517287A
公开(公告)日：2021-10-19
申请号：CN202010276334.7
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明涉及一种半导体结构及其制备方法。一种含电容孔的半导体结构，包括电容孔，所述电容孔的蚀刻终止层由至少两层氮化物膜组成；所述两层氮化物膜的密度不同；为使所述至少两层氮化物膜的密度不同，采用原位沉积方式。一种半导体结构的制备方法，包括下列步骤：在半导体衬底上沉积蚀刻终止层，再经过后续工艺形成电容孔；其中，所述沉积蚀刻终止层的方法为：在所述半导体衬底上沉积多层氮化物膜，所述多层氮化物膜依次上下层叠，并且所述多层氮化物膜所采用的沉积方法不同。本发明解决了现有技术因电容孔形貌不佳导致器件不良的问题。
-
公开(公告)号：CN113512718A
公开(公告)日：2021-10-19
申请号：CN202010275706.4
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C23C16/455 , C23C16/52 , H01L21/67
Abstract: 本发明涉及一种汽化装置、薄膜沉积设备及化学气相沉积方法。一种用于薄膜沉积的汽化装置，包括：喷嘴，电喷雾室和雾化介质导管；所述喷嘴和所述雾化介质导管均伸入所述电喷雾室；所述电喷雾室连接有高压电源和加热器，所述高压电源为所述电喷雾室施加电压，所述加热器用于向所述电喷雾室供热。本发明通过通电方式减小了前驱体液滴的粒径，从而降低了汽化温度，实现了前驱体的100％雾化，同时也避免了液滴再次团聚的问题，以及设备中部分零件已被堵塞的问题。
-
公开(公告)号：CN111816561A
公开(公告)日：2020-10-23
申请号：CN202010506661.7
申请日：2020-06-05
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/318 , H01L27/108 , H01L21/8242 , H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578 , G02F1/1368
Abstract: 本发明涉及一种半导体结构及其制备方法。一种半导体结构，包括半导体衬底，所述半导体衬底上沉积有多层物质，该多层物质形成有多重界面的表面，所述多重界面的表面上依次沉积有等离子氮化层和Si3N4层。一种半导体结构的制备方法，包括下列步骤：在具有多重界面的半导体载体上进行等离子体氮化(Plasma Nitridation，PN)处理，然后沉积Si3N4。本发明解决了湿清洁半导体结构时多晶硅被刻蚀引发器件不良的问题。
-
公开(公告)号：CN114657540B
公开(公告)日：2025-04-01
申请号：CN202011551936.5
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C23C16/455 , C23C16/52
Abstract: 本申请涉及半导体技术领域，具体涉及一种在衬底表面形成膜的方法，包括以下步骤：将前驱体气化成前驱体蒸气；在前驱体蒸气输送至沉积腔室内的过程中，通过先压缩再膨胀提高前驱体蒸气的供气流量，以在沉积腔室的衬底表面形成厚度均匀的膜。提高了前驱体蒸气的供气流量，这样可以将前驱体蒸气输送到衬底中心以及沉积腔室的顶部区域，避免衬底中心前驱体蒸气供应不足，从而在沉积腔室的衬底表面形成厚度均匀的膜。
-
公开(公告)号：CN117580360A
公开(公告)日：2024-02-20
申请号：CN202210934853.7
申请日：2022-08-04
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体器件技术领域，用于在确保半导体器件具有较高良率的情况下，增大电容器的电容量，提升电容器的数据存储性能。所述半导体器件包括：基底、金属互连层、连接结构和电容器。基底具有有源区。金属互连层形成在基底上。连接结构贯穿金属互连层。电容器形成在金属互连层上。电容器所包括的下电极通过连接结构与有源区电连接。所述半导体器件的制造方法用于制造所述半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN115768108A
公开(公告)日：2023-03-07
申请号：CN202111027929.X
申请日：2021-09-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体器件技术领域，以使得在第一刻蚀停止层内开设孔的形貌与预设方案的形貌相一致，确保下电极形成在该孔内的部分的形貌满足预设方案的要求，提高半导体器件的良率。所述半导体器件包括：基底、第一刻蚀停止层和电容器。第一刻蚀停止层位于基底上。第一刻蚀停止层内掺杂有碳。从上往下碳在第一刻蚀停止层内的掺杂浓度呈半高斯分布，并且第一刻蚀停止层底部的碳的掺杂浓度大于第一刻蚀停止层顶部的碳的掺杂浓度。电容器位于第一刻蚀停止层上。电容器包括下电极、上电极、以及位于下电极和上电极之间的介质层。下电极贯穿第一刻蚀停止层。所述半导体器件的制造方法用于制造所述半导体器件。
-
公开(公告)号：CN114975074A
公开(公告)日：2022-08-30
申请号：CN202110191818.6
申请日：2021-02-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/02
Abstract: 本发明公开了一种多晶硅薄膜的制造方法及半导体器件的制造方法，涉及半导体技术领域，用于在利用乙硅烷气体制造多晶硅薄膜时，减小多晶硅薄膜在基底表面的沉积速率，降低在基底表面制造厚度较小的多晶硅薄膜的难度。所述多晶硅薄膜的制造方法包括：向化学气相沉积设备的反应腔室内导入前驱气体，反应腔室的沉积区域内放置有基底。向反应腔室内导入乙硅烷气体的同时，向反应腔室内导入稀释气体，以调整多晶硅薄膜在基底表面的沉积速率。
-
公开(公告)号：CN114695265A
公开(公告)日：2022-07-01
申请号：CN202011568355.2
申请日：2020-12-25
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/8242 , H01L27/108
Abstract: 本发明涉及一种形成接触部的方法及制造位线结构和存储节点接触的方法。形成接触部的方法：所述半导体衬底上形成有接触孔；向接触孔中沉积多晶硅，然后选择性进行回刻，形成多晶硅层；在多晶硅层表面外延生长单晶硅层，然后回刻。制造位线结构的方法：利用上述方法形成接触部，在接触部形成阻挡层和导体层；在金属层上形成帽层；刻蚀帽层、导体层、阻挡层和接触部形成位线叠层；在位线叠层两侧形成位线侧墙。制造存储节点接触的方法：如上述方法形成接触部；在接触部上形成阻挡层和金属层；对阻挡层和金属层进行图案化以形成接触焊盘。本发明简化了去除多晶硅层缝隙/孔洞的工艺流程，提高了生产效率，并且采用同质膜，能够改善器件的导电特性。
-
公开(公告)号：CN114628316A
公开(公告)日：2022-06-14
申请号：CN202011443097.5
申请日：2020-12-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L21/8242
Abstract: 本发明涉及一种接触孔内填充磷掺杂多晶硅的方法及位线接触孔插塞、存储节点接触孔插塞的制备方法。一种接触孔内填充磷掺杂多晶硅的方法，包括：在半导体衬底上形成接触孔；向所述接触孔内沉积多晶硅，并供应磷源进行同步磷掺杂；并且在所述沉积过程中，所述磷源浓度逐步减低。本发明采用多阶段沉积不同浓度磷掺杂的多晶硅，可以保证填充物的浅表层处磷浓度为最低点，从而避免过量磷生成的氧化磷对回刻形貌的不利影响。
-
公开(公告)号：CN114628244A
公开(公告)日：2022-06-14
申请号：CN202011434967.2
申请日：2020-12-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/28 , H01L21/8242
Abstract: 本发明涉及一种半导体结构的制备方法。一种半导体结构的制备方法，包括：提供具有栅极沟槽的半导体衬底；在所述栅极沟槽的底壁和侧壁上依次形成氧化层、阻挡层，之后填充金属栅极，然后进行钝化处理；在所述钝化处理之后，将填充所述金属栅极的半导体结构置于腔室中，温度升至350～450℃，向腔室中通入含有D2的处理气体，并保持预设时间以完成合金化处理。本发明在金属栅极经过钝化之后采用含有D2的处理气体进行合金化处理，由于D2相比H2具有更强的穿透力，因此对金属栅极下部的氧化层界面具有更高的修复率，从而更大程度改善器件电性能，尤其是用于使用BCAT的DRAM中具有更突出的优势。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.037 seconds)
