-
公开(公告)号：CN112666440A
公开(公告)日：2021-04-16
申请号：CN202011473363.9
申请日：2020-12-15
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
Abstract: 本发明提供了一种阈值电压的测量方法，包括如下步骤：在晶体管的栅极施加电压Vth0，源极与漏极之间施加一预设电压Vsd；测定源漏之间初始电流Id0；在所述晶体管的栅极均叠加电压偏移Vdelta1；再次测定源漏之间的电流Id1；评估|Id1‑Icon|是否小于一预设误差值，所述Icon为恒定的归一化电流，若小于则记录Vth0‑Vdelta1为该晶体管的阈值电压，若大于，则再次在第二晶体管的栅极均叠加电压偏移Vdelta2，所述Vdelta2的数值与Id1‑Icon呈一致性正相关。本发明考虑到测试获得的电流与归一化电流的数值关系，测试电流与归一化电流的差越大，则后续叠加的电压偏移就越大，两者呈一致性正相关，以使测试能够更迅速的逼近真实的阈值电压，提高了测试效率，有效降低相关测试时间。
-
公开(公告)号：CN112558925A
公开(公告)日：2021-03-26
申请号：CN202011473359.2
申请日：2020-12-15
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G06F7/58
Abstract: 本发明提供了一种随机数发生单元，包括一晶体管，所述晶体管的栅极为输入端，源/漏极电学接地，漏/源极通过一隧道结电学连接至工作电平，所述隧道结为真随机数发生源，故所述晶体管的漏/源极端电平值即为输出的随机数。本发明由于采用真实物理过程作为真随机数的信号源，具有随机和不可预测等特性，因此消除了伪随机数的周期性和相关性等问题，产生的随机数分布均匀，符合不相关等特性，是一种高质量的真随机数。本发明是利用集成电路实现的片内真随机数生成器，利用了芯片设计的流水线，同步处理和资源复用等技术，具有成本低，稳定性好，速率快，易于实现等优点。
-
公开(公告)号：CN109509507A
公开(公告)日：2019-03-22
申请号：CN201811301868.X
申请日：2018-11-02
Applicant: 中国科学院上海微系统与信息技术研究所 , 中国科学院大学
IPC: G11C29/56
Abstract: 本发明提供一种SRAM存储单元单粒子翻转的测试电路、测试系统及方法，包括：发射脉冲激光的脉冲激光辐射装置；设置于步进机台上的被测模块，与脉冲激光辐射装置的激光出射口相对；与被测模块连接的器件供电和信号传输采集模块，用于为被测模块提供电源，并检测被测模块的单粒子翻转效应。提供一具有SRAM存储单元的被测模块，将数据写入SRAM存储单元，待器件供电和信号传输采集模块的输出信号稳定后，将SRAM存储单元配置为保持状态；开启脉冲激光辐射装置，对被测模块进行逐点辐照；当器件供电和信号传输采集模块的输出信号改变时，检测到单粒子翻转。本发明结构简单、试验费用低，基于本发明的单粒子翻转效应的研究周期短。
-
公开(公告)号：CN109461732A
公开(公告)日：2019-03-12
申请号：CN201811212888.X
申请日：2018-10-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244 , G11C11/412 , G11C11/417
Abstract: 本发明提供一种静态随机存储单元及其制作方法，上拉晶体管和下拉晶体管的源极均嵌有隧穿二极管结构，可以在不增加器件面积的情况下(最终的有效单元面积可小于7.5μm2)有效抑制PDSOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明的SOI六晶体管SRAM单元的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构以及单元之间的共享结构，使其方便形成存储阵列，有利于缩短设计SRAM芯片的周期。
-
公开(公告)号：CN113655360B
公开(公告)日：2025-04-01
申请号：CN202110913198.2
申请日：2021-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种RF MOS器件的在片测试结构的去嵌方法，包括如下步骤：在同一衬底上同时形成待测器件，以及相对应的引脚结构、开路结构、短路结构以及直通结构；分别对上述待测器件、引脚结构、开路结构、短路结构、直通结构进行S参数测试；利用电磁仿真模型仿真一个金属条阻抗，算出实际短路结构引入的阻抗；利用所获得的实际短路结构引入的阻抗，将S参数转换为Y参数。本发明通过对一个金属条进行电磁仿真其阻抗来模拟实际用于去嵌的短路结构中用于共地互连的那部分金属块的阻抗，并在去嵌过程中将该阻抗去除，从而在更高频率的时候也能获得更好的去嵌精度。
-
Patent Agency Ranking
公开(公告)号：CN112699629B
公开(公告)日：2024-10-01
申请号：CN202011600780.5
申请日：2020-12-29
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G06F30/367
Abstract: 本发明提供了一种变容二极管漏电电流的建模方法，包括如下步骤：提取拟合电压系数和尺寸拟合系数，建立正向漏电电流模型；提取宽长拟合系数和趋势拟合系数，建立反向漏电电流模型；拟合不同温度下的模型参数，建立温度模型；反馈验证。本发明针对变容二极管的漏电IV特性曲线进行物理特性与数学方法相结合的拟合，因此模型更为准确。
-
公开(公告)号：CN112666440B
公开(公告)日：2024-10-01
申请号：CN202011473363.9
申请日：2020-12-15
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
Abstract: 本发明提供了一种阈值电压的测量方法，包括如下步骤：在晶体管的栅极施加电压Vth0，源极与漏极之间施加一预设电压Vsd；测定源漏之间初始电流Id0；在所述晶体管的栅极均叠加电压偏移Vdelta1；再次测定源漏之间的电流Id1；评估|Id1‑Icon|是否小于一预设误差值，所述Icon为恒定的归一化电流，若小于则记录Vth0‑Vdelta1为该晶体管的阈值电压，若大于，则再次在第二晶体管的栅极均叠加电压偏移Vdelta2，所述Vdelta2的数值与Id1‑Icon呈一致性正相关。本发明考虑到测试获得的电流与归一化电流的数值关系，测试电流与归一化电流的差越大，则后续叠加的电压偏移就越大，两者呈一致性正相关，以使测试能够更迅速的逼近真实的阈值电压，提高了测试效率，有效降低相关测试时间。
-
公开(公告)号：CN109461732B
公开(公告)日：2023-05-16
申请号：CN201811212888.X
申请日：2018-10-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H10B10/00 , G11C11/412 , G11C11/417
Abstract: 本发明提供一种静态随机存储单元及其制作方法，上拉晶体管和下拉晶体管的源极均嵌有隧穿二极管结构，可以在不增加器件面积的情况下(最终的有效单元面积可小于7.5μm2)有效抑制PDSOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明的SOI六晶体管SRAM单元的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构以及单元之间的共享结构，使其方便形成存储阵列，有利于缩短设计SRAM芯片的周期。
-
公开(公告)号：CN112306140B
公开(公告)日：2022-01-18
申请号：CN201910672410.3
申请日：2019-07-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G05F3/26
Abstract: 本发明提供一种全耗尽绝缘体上硅的背栅电压偏置电路，包括：电流源或电流沉，提供源电流或沉电流；电流镜，用于镜像源电流或沉电流；负载晶体管，源极连接电源电压或地，漏极连接电流镜的输出端，栅极及背栅连接所述负载晶体管的漏极并产生背栅偏置电压。本发明利用全耗尽绝缘体上硅(FDSOI)全介质隔离的特点，将背栅引入电路工作回路中，通过镜像电源的作用使得电路自适应的工作在饱和区并产生对应的背栅工作电压；由于电路的完全对称和背栅绝缘特性，可以使器件拥有工作在指定的宽长比的能力；本发明可以使电路设计者拥有改变已生成器件工作特性的方法，同时极大的解决了SOI体偏置电压设定复杂和代价高昂的问题。
-
公开(公告)号：CN112765922A
公开(公告)日：2021-05-07
申请号：CN202011639121.2
申请日：2020-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G06F30/367
Abstract: 本发明提供了一种采用SOI衬底的射频晶体管的仿真模型，包括：核心器件，所述核心器件为一晶体管，包括源极、漏极、正栅、以及SOI衬底的背栅；所述核心器件的外围电路包括：栅极电阻、栅极到接触孔的电阻、源极和漏极电阻、栅极到源极的边缘电容、栅极到源极的寄生电容、栅极到漏极的边缘电容、栅极到漏极的寄生电容、埋层氧化物层电容、源端下方的埋层氧化物电容、漏端下面的埋层氧化物电容、埋层氧化物下方的阱区域的分布式电阻、衬底部分的电阻和电容、以及背栅电阻。本发明综合考虑了FDSOI衬底的特点，重新设计了一套更适合射频FDSOI领域的合适的器件模型，对比结果显示其于测试值高度吻合。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.038 seconds)
