公开(公告)号：CN114388612A

公开(公告)日：2022-04-22

申请号：CN202111204390.0

申请日：2021-10-15

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  田中翔 ,  曾根田真也 ,  小西和也

IPC: H01L29/06 ,  H01L29/423 ,  H01L27/07 ,  H01L21/28 ,  H01L21/822

Abstract: 提供适于抑制闩锁的半导体装置。在被相邻的有源沟槽夹着的台面区域，第3半导体层具有以与相邻的有源沟槽中的一个有源沟槽接触且与另一个有源沟槽不接触的方式离散地配置于第1方向的区域、以与另一个有源沟槽接触且与一个有源沟槽不接触的方式离散地配置于第1方向的区域，在被相邻的有源沟槽夹着的台面区域，第4半导体层在俯视观察时配置于与一个有源沟槽接触侧的第3半导体层和与另一个有源沟槽接触侧的第3半导体层之间、以及在第1方向上离散的第3半导体层的各区域之间。

公开(公告)号：CN113875018A

公开(公告)日：2021-12-31

申请号：CN201980096756.1

申请日：2019-05-29

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  樽井阳一郎 ,  丹羽弘树 ,  冈部博明 ,  渡边宽

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 提供用于抑制回跳现象并且抑制平坦化工序中的集电极层的去除的技术。本申请说明书公开的技术所涉及的半导体装置具备：漂移层的下表面的一部分中的第1导电类型的漏极层、漂移层的下表面的一部分中的多个第2导电类型的集电极层以及在漂移层的下表面的一部分被多个集电极层夹着的第1导电类型的虚设层，虚设层的被多个集电极层夹着的方向即第1方向上的宽度比漏极层的第1方向上的宽度窄。

公开(公告)号：CN108292686B

公开(公告)日：2021-02-12

申请号：CN201680051471.2

申请日：2016-11-30

Applicant: 三菱电机株式会社

Inventor： 中村勇 ,  小西和也

IPC: H01L29/861 ,  C30B25/20 ,  C30B29/36 ,  H01L21/20 ,  H01L21/205 ,  H01L21/329 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78 ,  H01L29/868

Abstract: 本发明涉及碳化硅外延基板及碳化硅半导体装置。碳化硅外延基板(51)具备：一导电型的碳化硅单晶基板(10)、上述一导电型的第1碳化硅层(21)、上述一导电型的第2碳化硅层(22)、和上述一导电型的第3碳化硅层(23)。碳化硅单晶基板(10)具备第1杂质浓度。第1碳化硅层(21)在碳化硅单晶基板(10)上方设置，具有比第1杂质浓度低的第2杂质浓度。第2碳化硅层(22)在第1碳化硅层(21)上方设置，具有比第1杂质浓度高的第3杂质浓度。第3碳化硅层(23)在第2碳化硅层(22)上方设置，具有比第2杂质浓度低的第4杂质浓度。

公开(公告)号：CN118658876A

公开(公告)日：2024-09-17

申请号：CN202410202510.0

申请日：2024-02-23

Applicant: 三菱电机株式会社

Inventor： 曾根田真也 ,  西康一 ,  小西和也 ,  海老原洪平

IPC: H01L29/739 ,  H01L29/423

Abstract: 本公开的目的在于降低RC‑IGBT的制造成本。RC‑IGBT(201)具备具有单元区域、布线区域(302)以及终端区域(301)的半导体基板(50)。半导体基板(50)在IGBT区域(10)、二极管区域(20)、布线区域(302)以及终端区域(301)内具备设置于漂移层(1)的第一主面(S1)侧的第二导电型的扩散层。扩散层包括：IGBT区域(10)中的基极层(15)、二极管区域(20)中的阳极层(25)、布线区域(302)中的布线阱层(35)、以及终端区域(301)中的终端阱层(31)。基极层(15)的深度小于多个沟槽栅极(11、21、36)的深度，并且为阳极层(25)、布线阱层(35)以及终端阱层(31)的深度以上。

公开(公告)号：CN118053873A

公开(公告)日：2024-05-17

申请号：CN202311494339.7

申请日：2023-11-10

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  小西和也

IPC: H01L27/07 ,  H01L29/739 ,  H01L29/861 ,  H01L29/06

Abstract: 得到能够在具有分裂栅构造的RC‑IGBT中使RRSOA提高的半导体装置。IGBT区域(3)及二极管区域(4)设置于半导体基板(1)。IGBT区域具有：多个有源沟槽(11)，它们是从第一主面(1a)将基极层(8)及发射极层(9)贯通而设置的；栅极电极(12)，其隔着栅极绝缘膜(14)而设置于有源沟槽的内部；以及埋入电极(13)，其隔着栅极绝缘膜而设置于有源沟槽的内部，配置于栅极电极的第二主面(1b)侧。二极管区域具有：第二导电型的阳极层(17)，其设置于漂移层(2)的第一主面侧；多个二极管沟槽(19)，它们从第一主面设置于阳极层；以及二极管电极(20)，其隔着二极管绝缘膜(21)而设置于二极管沟槽的内部。阳极层的深度比二极管沟槽的深度深。

公开(公告)号：CN113875018B

公开(公告)日：2024-04-02

申请号：CN201980096756.1

申请日：2019-05-29

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  樽井阳一郎 ,  丹羽弘树 ,  冈部博明 ,  渡边宽

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 提供用于抑制回跳现象并且抑制平坦化工序中的集电极层的去除的技术。本申请说明书公开的技术所涉及的半导体装置具备：漂移层的下表面的一部分中的第1导电类型的漏极层、漂移层的下表面的一部分中的多个第2导电类型的集电极层以及在漂移层的下表面的一部分被多个集电极层夹着的第1导电类型的虚设层，虚设层的被多个集电极层夹着的方向即第1方向上的宽度比漏极层的第1方向上的宽度窄。

公开(公告)号：CN115552633A

公开(公告)日：2022-12-30

申请号：CN202080100753.3

申请日：2020-05-29

Applicant: 三菱电机株式会社

Inventor： 小西和也

IPC: H01L29/78 ,  H01L29/739

Abstract: 提供能够降低表面侧的空穴电流的集中的半导体装置。本公开所涉及的半导体装置(100)具备第一导电类型的缓冲层(14)、比缓冲层(14)靠表面侧的表面区域(10a)以及比缓冲层(14)靠背面侧的背面区域(10b)，形成于背面区域(10b)的第二导电类型的集电极层(11)具有交替地形成的第一集电极层(P1)和具有比第一集电极层(P1)的杂质浓度低的浓度的第二集电极层(P2)，表面区域(10a)包括位于第一集电极层(P1)的上方的第一表面区域(1a)和位于第二集电极层(P2)的上方的第二表面区域(1b)，在第一表面区域(1a)中，形成有相比于将第一表面区域(1a)的构造设为与第二表面区域(1b)的构造相同的情况而言促进从第一集电极层(P1)的上部排出空穴的空穴排出促进构造(110)。

公开(公告)号：CN115528025A

公开(公告)日：2022-12-27

申请号：CN202210827989.8

申请日：2022-06-20

Applicant: 三菱电机株式会社

Inventor： 曾根田真也 ,  小西和也 ,  古川彰彦

IPC: H01L27/06 ,  H01L29/739 ,  H01L29/861

Abstract: 目的在于提供与输入电容及反馈电容的控制相关的频率响应性提高的半导体装置。半导体装置具有电容调整区域。电容调整区域包含第1导电型的第1半导体层、第2导电型的第2半导体层及多个控制沟槽栅极。第1半导体层是作为半导体基板的上表面的表层而设置的。第2半导体层选择性地设置于第1半导体层的上表面侧。第2半导体层与多个控制沟槽栅极的侧面接触。第1半导体层、第2半导体层与晶体管的发射极电极电连接。至少1个控制沟槽栅极的控制沟槽电极与晶体管的栅极电极电连接。

公开(公告)号：CN114497200A

公开(公告)日：2022-05-13

申请号：CN202111312118.4

申请日：2021-11-08

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  西康一 ,  古川彰彦

IPC: H01L29/423 ,  H01L29/739 ,  H01L27/07

Abstract: 本发明的目的在于提供能够使Cgc/Cge的比值变大的半导体元件和半导体装置。特征在于，具有：发射极电极，其形成于半导体基板之上；栅极电极，其形成于该半导体基板之上；第1导电型的漂移层，其形成于该半导体基板之中；第1导电型的源极层，其形成于该半导体基板的上表面侧；第2导电型的基极层，其形成于该半导体基板的上表面侧；集电极电极，其形成于该半导体基板之下；以及2层哑有源沟槽，其在该半导体基板的沟槽的内部，在上层具有不与该栅极电极连接的上层哑部，在下层具有与该栅极电极连接、被绝缘膜覆盖的下层有源部，该下层有源部的长度方向长度比该下层有源部的宽度大。

公开(公告)号：CN107949916B

公开(公告)日：2021-07-16

申请号：CN201580082726.7

申请日：2015-08-26

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  深田祐介 ,  上马场龙 ,  梅山真理子 ,  樽崎敦司 ,  多留谷政良

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78

Abstract: 具有：半导体基板；发射极电极，其形成于该半导体基板之上；栅极电极，其形成于该半导体基板之上；第1导电型的源极层，其形成于该半导体基板之上；第2导电型的基极层，其形成于该半导体基板之上；集电极电极，其形成于该半导体基板之下；多个有源沟槽栅，它们形成于该半导体基板的上表面侧，与该栅极电极连接；以及多个伪沟槽栅，它们形成于该半导体基板的上表面侧，未与该栅极电极连接。交替地设置有第1构造和第2构造，该第1构造是大于或等于3个该有源沟槽栅并排的构造，该第2构造是大于或等于3个该伪沟槽栅并排的构造。