公开(公告)号：CN118695582A

公开(公告)日：2024-09-24

申请号：CN202311353200.0

申请日：2023-10-18

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  宋昊柱 ,  李明东

IPC: H10B12/00

Abstract: 一种制造半导体器件的方法，包括：在衬底上形成缓冲层，该衬底包括多个有源区和多条字线；顺序地堆叠第一导电层和第一绝缘层；通过蚀刻第一绝缘层和第一导电层，形成多个位线结构主体，使得每个位线主体通过多个第一接触部与一个或多个有源区接触；堆叠第一间隔部；通过蚀刻第一间隔部、第一绝缘层和第一导电层来形成多个位线结构扩展部；以及形成多个第二接触部，使得多个第二接触部分别与多个有源区接触。多个位线结构扩展部分别连接到多个位线结构主体，并且在平面图中观察时分别比多个位线结构主体宽。

公开(公告)号：CN118632524A

公开(公告)日：2024-09-10

申请号：CN202410249138.9

申请日：2024-03-05

Applicant: 三星电子株式会社

Inventor： 金根楠 ,  高承甫 ,  金钟珉 ,  金熙中 ,  朴相在 ,  朴台镇 ,  尹灿植 ,  李基硕 ,  李明东

IPC: H10B12/00

Abstract: 一种半导体装置包括有源图案阵列，该有源图案阵列包括有源图案、隔离图案、栅极结构、位线结构以及下接触插塞和上接触插塞。隔离图案覆盖有源图案的侧壁。栅极结构在第一方向上延伸穿过有源图案的上部和隔离图案的上部，并且在第二方向上彼此间隔开。位线结构在有源图案和隔离图案的中心部分上，在第二方向上延伸，并且在第一方向上彼此间隔开。下接触插塞设置在有源图案的端部上。上接触插塞设置在下接触插塞上。有源图案阵列包括有源图案行，有源图案行包括在第一方向上彼此间隔开的有源图案。

公开(公告)号：CN118632523A

公开(公告)日：2024-09-10

申请号：CN202311556368.1

申请日：2023-11-21

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  金钟珉 ,  李基硕

IPC: H10B12/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体装置包括：衬底，其包括单元区和外围区，其中单元区包括单元有源图案；单元有源图案上的单元栅极结构；电连接至单元有源图案的位线结构；外围区上的外围栅极结构；外围栅极结构上的外围蚀刻停止层；以及外围蚀刻停止层上的覆盖电介质层，其中，位线结构包括：位线导电层；位线导电层上的位线电介质层；位线电介质层上的单元蚀刻停止层；以及单元蚀刻停止层上的位线封盖层，其中，外围栅极结构包括：外围栅极导电层；以及外围栅极导电层上的外围栅极封盖层。

公开(公告)号：CN118613048A

公开(公告)日：2024-09-06

申请号：CN202311446843.X

申请日：2023-11-01

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  李基硕 ,  高承甫 ,  尹灿植 ,  李明东

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00 ,  H01L23/528

Abstract: 可以提供一种半导体器件，包括：第一有源图案和第二有源图案，均沿第一方向延伸，并且沿与第一方向交叉的第二方向布置，第一有源图案和第二有源图案中的每一个包括中心部分、第一边缘部分和第二边缘部分；存储节点焊盘，在第一有源图案的第一边缘部分上；以及位线节点接触部，在第一有源图案的中心部分上，其中，位线节点接触部的顶表面位于比存储节点焊盘的顶表面高的水平处。

公开(公告)号：CN118139407A

公开(公告)日：2024-06-04

申请号：CN202311507978.2

申请日：2023-11-13

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  尹灿植 ,  安濬爀

IPC: H10B12/00

Abstract: 一种半导体器件包括：栅电极，设置在衬底的单元区域内；位线结构对，每个位线结构对包括第一位线结构和第二位线结构；以及延伸部分对，设置在衬底的接口区域内，每个延伸部分对包括分别连接到第一位线结构和第二位线结构的第一延伸部分和第二延伸部分。位线结构对以第一距离彼此间隔开。在每个位线结构对中，第一位线结构和第二位线结构以第一距离彼此间隔开。在每个延伸部分对中，第一延伸部分和第二延伸部分以小于第一距离的第二距离彼此间隔开。

公开(公告)号：CN118057919A

公开(公告)日：2024-05-21

申请号：CN202311261087.3

申请日：2023-09-27

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  尹灿植 ,  成祉勋

IPC: H10B12/00

Abstract: 一种半导体装置包括位于衬底上的有源图案。位线结构位于有源图案上。间隔件结构位于位线结构的侧壁上。下接触插塞直接接触间隔件结构。间隔件结构包括覆盖下接触插塞的上侧壁的第一间隔件以及覆盖下接触插塞的下侧壁和下接触插塞的下表面的一部分的第二间隔件。下接触插塞包括由第一间隔件和第二间隔件覆盖的延伸部分以及从第一间隔件和第二间隔件突出的突出部分。突出部分的底表面设置在低于或等于第二间隔件的底表面的水平高度的水平高度处。

公开(公告)号：CN117440681A

公开(公告)日：2024-01-23

申请号：CN202310722596.5

申请日：2023-06-16

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  金钟珉 ,  李基硕 ,  安浚爀

IPC: H10B12/00

Abstract: 提供了一种集成电路器件，包括：衬底，包括由沟槽隔离部限定的有源区；字线，在衬底内部跨过有源区沿第一水平方向延伸；位线，在字线上沿与第一水平方向正交的第二水平方向延伸；直接接触部，将位线电连接到有源区；焊盘，在有源区上，并且水平宽度大于有源区的水平宽度；掩埋接触部，接触焊盘的侧壁；以及导电着接焊盘，在掩埋接触部上沿竖直方向延伸并在第一水平方向上面向位线。

公开(公告)号：CN116896869A

公开(公告)日：2023-10-17

申请号：CN202310026104.9

申请日：2023-01-09

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  李基硕 ,  李明东 ,  金钟珉 ,  金熙中 ,  李志勋 ,  李泓濬

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 提供了半导体存储器装置。所述半导体存储器装置包括：器件隔离图案，设置在基底上以提供第一有源部分和第二有源部分；第一存储节点垫，设置在第一有源部分上；第二存储节点垫，设置在第二有源部分上；垫分离图案，设置在第一存储节点垫与第二存储节点垫之间；字线，设置在基底中以与第一有源部分和第二有源部分交叉；位线，设置在垫分离图案上并与字线交叉；缓冲层，设置在垫分离图案上；以及掩模多晶硅图案，置于缓冲层与位线之间，其中，掩模多晶硅图案的侧表面与位线的侧表面基本对齐，并且掩模多晶硅图案与垫分离图案竖直地叠置。