公开(公告)号：CN117615571A

公开(公告)日：2024-02-27

申请号：CN202310884458.7

申请日：2023-07-18

Applicant: 三星电子株式会社

Inventor： 崔祐荣 ,  金熙中 ,  成祉勋 ,  崔佳银 ,  宣潒珪

IPC: H10B12/00

Abstract: 提供一种半导体存储器件，包括：有源区，在单元隔离层中延伸，其中，有源区包括第一区域和第二区域；位线，与有源区相交；在衬底与位线之间的位线接触部，其中，位线接触部电连接到第一区域；位线间隔物，在位线和位线接触部的侧表面上；在位线间隔物的横向侧上的节点焊盘，其中，节点焊盘电连接到第二区域；存储接触部，在节点焊盘上和位线间隔物的侧表面上，其中，存储接触部包括具有第一宽度的第一部分和具有第二宽度的第二部分，第二宽度不同于第一宽度。

公开(公告)号：CN119997502A

公开(公告)日：2025-05-13

申请号：CN202411064249.9

申请日：2024-08-05

Applicant: 三星电子株式会社

Inventor： 金咏准 ,  崔佳银 ,  成祉勋 ,  车奎炫

IPC: H10B12/00

Abstract: 半导体存储器装置可以包括：衬底，其包括单元区、外围区以及单元区和外围区之间的边界区；多个栅电极，多个栅电极在单元区的衬底内沿第一方向延伸；多条位线，多条位线在单元区和边界区的衬底上沿与第一方向交叉的第二方向延伸；多个埋置接触件，多个埋置接触件在单元区的衬底上连接到单元区的衬底并且位于栅电极之间以及位于位线之间；伪埋置接触件，其在边界区的衬底上位于位线之间；以及位线接触件，其在边界区的衬底上连接到位线中的至少一条，其中，伪埋置接触件包括绝缘材料。

公开(公告)号：CN118057919A

公开(公告)日：2024-05-21

申请号：CN202311261087.3

申请日：2023-09-27

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  尹灿植 ,  成祉勋

IPC: H10B12/00

Abstract: 一种半导体装置包括位于衬底上的有源图案。位线结构位于有源图案上。间隔件结构位于位线结构的侧壁上。下接触插塞直接接触间隔件结构。间隔件结构包括覆盖下接触插塞的上侧壁的第一间隔件以及覆盖下接触插塞的下侧壁和下接触插塞的下表面的一部分的第二间隔件。下接触插塞包括由第一间隔件和第二间隔件覆盖的延伸部分以及从第一间隔件和第二间隔件突出的突出部分。突出部分的底表面设置在低于或等于第二间隔件的底表面的水平高度的水平高度处。