非易失性存储设备和相关操作方法

    公开(公告)号:CN101140806B

    公开(公告)日:2012-11-21

    申请号:CN200710149020.5

    申请日:2007-09-04

    CPC classification number: G11C13/0069 G11C13/0004 G11C13/0064

    Abstract: 在非易失性存储设备中,通过在编程操作的第一编程间隔期间,在从多个非易失性存储单元中所选择的多个选择存储单元之中的第一组中编程具有第一逻辑状态的数据,随后在第一编程间隔之后的编程操作的第二编程间隔期间,在所选择的存储单元之中的第二组中编程具有不同于第一逻辑状态的第二逻辑状态的数据,在多个非易失性存储单元上执行编程操作。

    非易失性存储器件、系统及其方法

    公开(公告)号:CN101004948B

    公开(公告)日:2012-03-14

    申请号:CN200610168825.X

    申请日:2006-12-14

    Abstract: 在一个方案中,一种非易失性存储器包括:相变存储单元阵列,包括多个正常相变存储单元和多个伪一次可编程(OTP)相变存储单元;写驱动器,向相变存储单元阵列的正常和伪OTP相变存储单元写入数据;以及OTP控制器,选择性地使写驱动器失效,其中,OTP控制器包括:OTP模式控制器,响应于命令信号,输出OTP模式信号;以及OTP保护控制器,响应于OTP模式信号,选择性地使写驱动器失效,从而根据在OTP保护控制器的OTP控制器存储器中预先存储的OTP控制信号,选择性地使对所访问的伪OTP相变存储单元的编程失效和生效。

    半导体存储器件的倒装芯片接口电路及倒装芯片接口方法

    公开(公告)号:CN1272688C

    公开(公告)日:2006-08-30

    申请号:CN03108181.9

    申请日:2003-03-31

    Inventor: 金杜应 赵栢衡

    Abstract: 一种用于在安装导线框架的上表面和下表面组装两个相同的半导体芯片以形成一个倒装芯片封装的倒装芯片接口电路,其至少包括彼此以镜面对称方式对称形成在芯片上的第一和第二地址焊盘以及第一和第二绑定选择焊盘。第一和第二地址焊盘输入有用于选择第一和第二半导体芯片的操作的信号。第一和第二输入焊盘选择及芯片选择信号响应由芯片的第一和第二地址焊盘及第一和第二绑定选择焊盘得到的信号而输出,第一和第二半导体芯片选择信号响应第一和第二输入焊盘和芯片选择信号而输出,接口使能信号响应第一和第二半导体芯片选择信号而输出。因此,当两个相同的芯片封装为一个半导体器件时,由绑定选择确定接口,从而防止了接口冲突的问题。

    非易失性存储器器件
    30.
    发明授权

    公开(公告)号:CN112017710B

    公开(公告)日:2025-03-21

    申请号:CN202010453083.5

    申请日:2020-05-26

    Abstract: 公开了一种非易失性存储器器件。所述非易失性存储器器件包括:存储器单元阵列;字线驱动块,通过第一组字线连接到第一组存储器单元,并且通过第二组字线连接到第二组存储器单元;位线偏置和感测块,通过位线连接到第一组存储器单元和第二组存储器单元;可变电流供应块,产生要供应到所选择的字线的字线电流;以及控制逻辑块,接收地址和命令,并且基于地址来控制可变电流供应块以调整字线电流的量。控制逻辑块还根据所选择的字线与基底之间的距离来使字线电流的量变化。

Patent Agency Ranking