-
公开(公告)号：CN109768158B
公开(公告)日：2024-02-27
申请号：CN201810921238.6
申请日：2018-08-14
Applicant: 三星电子株式会社
Abstract: 一种存储器件包括在衬底上沿第一方向延伸的第一字线、在第一字线上沿第二方向延伸的第一位线、设置在第一字线与第一位线之间的第一存储单元、在第一位线上沿第一方向延伸的第二字线、在第二字线上沿第二方向延伸的第二位线、设置在第二字线与第二位线之间的第二存储单元、以及连接到第一位线和第二位线的第一位线连接结构。第一位线连接结构包括连接到第一位线的第一位线接触以及连接到第二位线并垂直地重叠第一位线接触的第二位线接触。
-
公开(公告)号：CN112309463A
公开(公告)日：2021-02-02
申请号：CN202010376743.4
申请日：2020-05-07
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 存储器装置包括：存储单元阵列，其包括连接到多条字线和多条位线的多个存储单元；行控制电路，其包括与字线相对应的多个行开关；列控制电路，其包括与位线相对应的多个列开关；以及控制逻辑电路，其被配置为在数据读操作期间控制对所选择的存储单元的字线和位线的预充电操作并且在预充电时段之后执行控制操作以将该字线和该位线一起浮置。该字线和该位线中的一者在预充电时段之后浮置，并且该字线和该位线中的另一者在预充电时段之后伪浮置。
-
公开(公告)号：CN102496387B
公开(公告)日：2015-02-04
申请号：CN201110423365.1
申请日：2007-09-04
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C13/0069 , G11C13/0004 , G11C13/0064
Abstract: 在非易失性存储设备中，通过在编程操作的第一编程间隔期间，在从多个非易失性存储单元中所选择的多个选择存储单元之中的第一组中编程具有第一逻辑状态的数据，随后在第一编程间隔之后的编程操作的第二编程间隔期间，在所选择的存储单元之中的第二组中编程具有不同于第一逻辑状态的第二逻辑状态的数据，在多个非易失性存储单元上执行编程操作。
-
公开(公告)号：CN101369457A
公开(公告)日：2009-02-18
申请号：CN200810129754.1
申请日：2008-08-14
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C11/5678 , G11C13/0004 , G11C13/004 , G11C13/0061 , G11C13/0064 , G11C13/0069 , G11C2013/0054 , G11C2013/0071 , G11C2013/0078 , G11C2013/0092 , G11C2211/5622 , G11C2211/5641 , G11C2213/72 , G11C2213/79
Abstract: 将具有三级非易失存储单元的非易失存储装置的设备和操作方法用于在非易失存储单元中存储多于一位的数据。另外，通过写校验操作可以选择性地写入数据，由此提高写操作可靠性。操作方法包括提供具有第一到第三非易失存储单元的存储单元阵列，其中每一个存储单元能够存储分别与第一到第三电阻级对应的第一数据到第三数据之中的一个。每一个电阻级彼此不同。在写操作的第一间隔期间，分别将第一和第三数据写入第一和第三非易失存储单元中。在写操作的第二间隔期间将第二数据写入第二非易失存储单元中。
-
公开(公告)号：CN101140801A
公开(公告)日：2008-03-12
申请号：CN200710148538.7
申请日：2007-08-29
Applicant: 三星电子株式会社
CPC classification number: G11C13/0064 , G11C11/5678 , G11C13/0004 , G11C13/0069 , G11C2013/0092
Abstract: 一种操作相变随机存取存储器PRAM设备的方法，该方法包括执行编程操作，以将数据存储在该设备的所选PRAM单元中，其中所述编程操作包括多个连续的编程循环。该方法还包括在编程操作的中间挂起编程操作；以及在挂起编程操作之后，响应于继续命令而继续所述编程操作。
-
Patent Agency Ranking
公开(公告)号：CN1811988A
公开(公告)日：2006-08-02
申请号：CN200610005029.4
申请日：2006-01-18
Applicant: 三星电子株式会社
IPC: G11C11/4197 , G11C11/409 , G11C11/56 , G11C16/02
CPC classification number: G11C13/0004 , G11C11/5678 , G11C13/004 , G11C13/0069 , G11C2013/009 , G11C2213/72
Abstract: 提供了一种在数据写入操作期间偏置存储单元阵列的方法和一种半导体存储器件。该半导体存储器件包括：存储单元阵列，其包括多个存储单元，其中，存储单元的第一端连接到多条第一线中的对应第一线，且存储单元的第二端连接到多条第二线中的对应第二线；以及偏置电路，用于将选择的第二线偏置到第一电压，并且将未被选择的第二线偏置到第二电压。
-
公开(公告)号：CN1697082A
公开(公告)日：2005-11-16
申请号：CN200510071683.0
申请日：2005-03-07
Applicant: 三星电子株式会社
CPC classification number: G11C13/0069 , G11C13/0004 , G11C2013/0078 , G11C2013/0088 , G11C2013/0092
Abstract: 一种编程相变型存储器阵列的方法和一种相变型存储器件的电路，所述阵列和存储器件都具有多个相变型存储单元，该方法和器件可以使其中所有的相变型存储单元被改变或者设置为置位电阻状态，并且可以减少将该相变型存储器阵列改变为置位电阻状态所需的时间。在这个方法中，可以将具有第一到第n等级的置位电流脉冲施加于该阵列的单元以将这些单元改变为置位电阻状态。按任何等级的施加于相变型存储单元的置位电流脉冲的最小电流电平可以高于该阵列的单元的基准电流电平。置位电流脉冲的指定电流电平可以按顺序逐个等级减小。
-
公开(公告)号：CN1664953A
公开(公告)日：2005-09-07
申请号：CN200510006246.0
申请日：2005-02-02
Applicant: 三星电子株式会社
CPC classification number: G11C13/0069 , G11C13/0004 , G11C13/0023 , G11C2013/0078 , G11C2013/0092
Abstract: 相变单元存储器件包括数个相变存储单元、地址电路、写驱动器和写驱动器控制电路。相变存储单元的每一个都包括可在非晶态和晶态之间可编程的一块材料。地址电路选择至少一个存储单元，写驱动器生成将地址电路选择的存储单元编程(program)为非晶态的复位脉冲电流，以及将地址电路选择的存储单元编程为晶态的置位脉冲电流。写驱动器控制电路根据写驱动器和地址电路选择的存储单元之间的负载，改变复位脉冲电流和置位脉冲电流中的至少一个的脉冲宽度和脉冲计数中的至少一个。
-
公开(公告)号：CN112289359A
公开(公告)日：2021-01-29
申请号：CN202010693865.6
申请日：2020-07-17
Applicant: 三星电子株式会社
Abstract: 提供了一种存储装置及操作该存储装置的方法。所述存储装置包括：多个存储单元，所述多个存储单元均包括开关器件和具有相变材料的存储器件；译码器电路，所述译码器电路包括：将第一偏置电压输入到连接到选定存储单元的选定字线第一偏置电路，将第二偏置电压输入到选定位线的第二偏置电路，连接在所述第一偏置电路和所述选定字线之间的第一选择开关器件和第一非选择开关器件，以及连接在相邻字线和所述第一偏置电路之间的第二选择开关器件和第二非选择开关器件；控制逻辑，顺序地断开所述第一选择开关器件和所述第二非选择开关器件；以及读出放大器，将所述选定字线的电压与参考电压进行比较，以确定读取操作的数据。
-
公开(公告)号：CN1838321B
公开(公告)日：2012-06-13
申请号：CN200610071461.3
申请日：2006-03-24
Applicant: 三星电子株式会社
IPC: G11C11/56 , G11C11/4193 , G11C16/02 , G11C16/06
CPC classification number: G11C11/5678 , G11C13/0004
Abstract: 本发明涉及具有增强的位线和/或字线驱动能力的非易失性存储器设备。本发明公开了一种包括具有增强的位线和/或字线驱动能力的相变随机存取存储器(PRAM)设备，其在编程和读取操作期间支持高位线和/或字线回转速率。该相变随机存取存储器(PRAM)设备包括多个行和列的PRAM存储器单元以及至少一个电耦合到一列PRAM存储器单元的局部位线。第一和第二位线选择电路被提供来提高可以使用位线信号来存取和驱动至少一条局部位线的速率。这些第一和第二位线选择电路被配置成在从该列中的所选一个PRAM存储器单元读取数据的操作期间将至少一条局部位线的第一和第二末端电连接到总位线。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.023 seconds)
