有增强的位线和/或字线驱动能力的非易失性存储器设备

    公开(公告)号:CN1838321B

    公开(公告)日:2012-06-13

    申请号:CN200610071461.3

    申请日:2006-03-24

    CPC classification number: G11C11/5678 G11C13/0004

    Abstract: 本发明涉及具有增强的位线和/或字线驱动能力的非易失性存储器设备。本发明公开了一种包括具有增强的位线和/或字线驱动能力的相变随机存取存储器(PRAM)设备,其在编程和读取操作期间支持高位线和/或字线回转速率。该相变随机存取存储器(PRAM)设备包括多个行和列的PRAM存储器单元以及至少一个电耦合到一列PRAM存储器单元的局部位线。第一和第二位线选择电路被提供来提高可以使用位线信号来存取和驱动至少一条局部位线的速率。这些第一和第二位线选择电路被配置成在从该列中的所选一个PRAM存储器单元读取数据的操作期间将至少一条局部位线的第一和第二末端电连接到总位线。

    相可变存储器件及其读取方法

    公开(公告)号:CN1975927B

    公开(公告)日:2011-10-12

    申请号:CN200610163200.4

    申请日:2006-11-29

    Abstract: 公开了一种相可变存储器件以及读取数据的相关方法。存储器件由存储单元、高电压电路、预充电电路、偏置电路、以及读出放大器组成。每一个存储单元包括相可变材料和与位线相连的二极管。高电压电路根据电源提供高电压。预充电电路在将位线充电到电源电压之后,将位线升高到高电压。偏置电路借助于高电压向位线提供读取电流。读出放大器借助于高电压将位线的电压与基准电压相比较,并且从存储单元读取数据。存储器件能够减少预充电操作期间高电压电路的负荷,从而确保在读出期间足够的读出裕度。

    存储器模块
    7.
    发明公开

    公开(公告)号:CN110910928A

    公开(公告)日:2020-03-24

    申请号:CN201910857211.X

    申请日:2019-09-11

    Inventor: 孙钟弼 赵佑荣

    Abstract: 公开一种存储器模块。一种存储器模块包括:多个存储器器件,均包括存储器单元阵列;以及寄存器时钟驱动器,连接到存储器器件。寄存器时钟驱动器检测与存储器单元阵列的字线对应的行地址之中的行锤击地址,将从存储器控制器接收的用于刷新存储器单元阵列的多个刷新命令之中的刷新命令转换为行锤击刷新命令,并将行锤击刷新命令和行锤击地址发送到所述多个存储器器件中的每个。

Patent Agency Ranking