-
公开(公告)号：CN112271180B
公开(公告)日：2021-12-28
申请号：CN202011037677.4
申请日：2018-07-17
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11524 , H01L27/11575 , H01L27/11582 , H01L29/423
Abstract: 一种半导体器件包括第一栅电极，第一栅电极包括第一下电极、设置在第一下电极之上并包括第一垫区域的第一上电极、以及设置在第一下电极与第一上电极之间的一个或更多个第一中间电极。第二栅电极包括第二下电极、设置在第二下电极之上的第二上电极、以及设置在第二下电极与第二上电极之间的一个或更多个第二中间电极。第二栅电极顺序地堆叠在第一上电极之上，同时暴露第一垫区域。第一下电极在第一方向上比第一上电极更进一步延伸第一长度。第二下电极在第一方向上比第二上电极更进一步延伸不同于第一长度的第二长度。
-
公开(公告)号：CN113745231A
公开(公告)日：2021-12-03
申请号：CN202110584684.4
申请日：2021-05-27
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/11568 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体器件包括：图案结构；在图案结构上的堆叠结构，该堆叠结构包括栅极和层间绝缘层；以及穿透堆叠结构并接触图案结构的垂直结构。图案结构包括顺序堆叠的下图案层、中间图案层和上图案层，垂直结构包括穿透上图案层和中间图案层并延伸到下图案层中的垂直存储结构，中间图案层包括第一部分、从第一部分延伸并具有减小的厚度的第二部分、以及第三部分，该第三部分从第一部分延伸，具有增加的厚度并接触垂直存储结构。中间图案层的第二部分具有侧表面，该侧表面在形成从第一部分的上表面弯曲的表面的同时降低，并接触上图案层。
-
公开(公告)号：CN113257833A
公开(公告)日：2021-08-13
申请号：CN202011446347.0
申请日：2020-12-09
Applicant: 三星电子株式会社
IPC: H01L27/11582
Abstract: 提供了三维非易失性存储器装置及其制造方法。该三维非易失性存储器装置包括：基板，其包括单元区域和具有阶梯结构的延伸区域；垂直结构，其在基板上；堆叠结构，其在基板上具有电极层和层间绝缘层；隔离绝缘层，其在基板上并隔离开电极层；以及通孔布线区域，其与单元区域或延伸区域相邻并具有穿过基板的通孔，其中，单元区域包括其中布置有正常单元的主单元区域和边缘单元区域，隔离绝缘层包括在主单元区域中的主隔离绝缘层和在边缘单元区域中的边缘隔离绝缘层，并且主隔离绝缘层的下表面高于基板的上表面并具有与边缘隔离绝缘层的下表面不同的深度。
-
公开(公告)号：CN111916458A
公开(公告)日：2020-11-10
申请号：CN202010282827.1
申请日：2020-04-08
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 一种垂直存储器件包括位于衬底上的多个沟道、沟道连接图案、多个栅电极以及顺序堆叠的蚀刻停止图案和阻挡图案。所述沟道在与所述衬底的上表面垂直的第一方向上延伸。所述沟道连接图案在与所述衬底的所述上表面平行的第二方向上延伸以覆盖所述沟道的外侧壁。所述多个栅电极在所述沟道连接图案上沿所述第一方向彼此间隔开，并沿所述第二方向延伸以围绕所述多个沟道。所述蚀刻停止图案和所述阻挡图案在所述沟道连接图案的在第三方向上的端部沿第三方向顺序地堆叠，所述第三方向与所述衬底的所述上表面平行并与所述第二方向交叉，所述蚀刻停止图案和所述阻挡图案包括彼此不同的材料。
-
公开(公告)号：CN110504269A
公开(公告)日：2019-11-26
申请号：CN201910402256.8
申请日：2019-05-15
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 本公开提供了一种三维半导体装置。所述三维半导体装置包括：第一延伸区域和第二延伸区域，彼此分隔开地设置在基底上；存储器块，在第一延伸区域与第二延伸区域之间设置在基底上；以及第一主分离结构和第二主分离结构，彼此分隔开地设置在基底上。第一延伸区域、存储器块和第二延伸区域设置在第一主分离结构与第二主分离结构之间。存储器块包括数据存储区域和字线。字线从存储器块延伸并且穿过第一延伸区域和第二延伸区域。位于第一延伸区域的两侧上的第一主分离结构与第二主分离结构之间的距离大于位于存储器块的两侧上的第一主分离结构与第二主分离结构之间的距离。
-
Patent Agency Ranking
公开(公告)号：CN110137179A
公开(公告)日：2019-08-16
申请号：CN201811522184.2
申请日：2018-12-13
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11578
Abstract: 本发明提供了一种垂直型存储器装置，所述垂直型存储器装置包括：基底，具有单元阵列区和设置为邻近于所述单元阵列区的连接区；多个栅电极层，堆叠在所述单元阵列区和所述连接区上；多个沟道结构，设置在所述单元阵列区中；多个虚设沟道结构，设置在所述连接区中；以及多个狭缝，在所述单元阵列区中设置在所述多个栅电极层中。所述多个栅电极层在所述连接区中形成台阶结构，所述多个沟道结构穿透所述多个栅电极层，所述多个虚设沟道结构穿透所述多个栅电极层中的至少一个。
-
公开(公告)号：CN101276178B
公开(公告)日：2010-07-07
申请号：CN200810096302.8
申请日：2008-03-25
Applicant: 三星电子株式会社
Inventor： 李秉一
CPC classification number: H02P8/18
Abstract: 一种成像装置，包括步进电机，与步进电机连接的部件，和控制步进电机的控制器。通过选择具有避免共振的驱动频率的速度控制表，控制器控制步进电机以和共振频率不相等的驱动频率加速或减速，目的是避免步进电机和部件之间共振。因而，该成像装置可以避免步进电机和部件之间共振，将振动和噪声减到最小，并且防止部件故障。该成像装置还包括第一存储单元，其存储部件的共振频率；和第二存储单元，其存储具有依据速度控制周期设置的不同驱动频率的速度控制表。
-
公开(公告)号：CN110137179B
公开(公告)日：2023-11-14
申请号：CN201811522184.2
申请日：2018-12-13
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种垂直型存储器装置，所述垂直型存储器装置包括：基底，具有单元阵列区和设置为邻近于所述单元阵列区的连接区；多个栅电极层，堆叠在所述单元阵列区和所述连接区上；多个沟道结构，设置在所述单元阵列区中；多个虚设沟道结构，设置在所述连接区中；以及多个狭缝，在所述单元阵列区中设置在所述多个栅电极层中。所述多个栅电极层在所述连接区中形成台阶结构，所述多个沟道结构穿透所述多个栅电极层，所述多个虚设沟道结构穿透所述多个栅电极层中的至少一个。
-
公开(公告)号：CN110504269B
公开(公告)日：2023-11-07
申请号：CN201910402256.8
申请日：2019-05-15
Applicant: 三星电子株式会社
Abstract: 本公开提供了一种三维半导体装置。所述三维半导体装置包括：第一延伸区域和第二延伸区域，彼此分隔开地设置在基底上；存储器块，在第一延伸区域与第二延伸区域之间设置在基底上；以及第一主分离结构和第二主分离结构，彼此分隔开地设置在基底上。第一延伸区域、存储器块和第二延伸区域设置在第一主分离结构与第二主分离结构之间。存储器块包括数据存储区域和字线。字线从存储器块延伸并且穿过第一延伸区域和第二延伸区域。位于第一延伸区域的两侧上的第一主分离结构与第二主分离结构之间的距离大于位于存储器块的两侧上的第一主分离结构与第二主分离结构之间的距离。
-
公开(公告)号：CN109103200B
公开(公告)日：2023-10-17
申请号：CN201810642566.2
申请日：2018-06-21
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：具有第一区域和第二区域的衬底；具有多个栅电极的栅电极堆叠，所述多个栅电极在第一区域中在垂直于衬底的上表面的第一方向上垂直地堆叠并彼此间隔开，并且在平行于衬底的上表面的第二方向上从第一区域到第二区域延伸为具有不同的长度；在第一区域和第二区域中在垂直于第一方向的第二方向上延伸同时贯穿衬底上的栅电极堆叠的第一隔离区域和第二隔离区域；串隔离区域，在第一区域中设置在第一隔离区域与第二隔离区域之间，并且在第二方向上延伸同时贯穿栅电极堆叠的一部分；以及在第一区域和第二区域中的至少一个中与串隔离区域线形地设置并在第二方向上彼此间隔开的多个辅助隔离区域。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.034 seconds)
