半导体存储器接口设备及方法

    公开(公告)号:CN102110463A

    公开(公告)日:2011-06-29

    申请号:CN201010611944.4

    申请日:2010-12-29

    Abstract: 提供了一种存储器接口电路,包括:第一信号输出电路,其被配置为经第一信号线将第一信号输出到第一I/O端;第二信号输出电路,其被配置为经第二信号线将第二信号输出到第二I/O端;以及噪声消除电路,其具有至少一个相位调整元件和至少一个增益调整元件,以降低由于第一信号线上第一信号的存在而在第二信号线上感应的噪声信号,其中,所述第二信号线被放置在第一信号线附近。

    用于减少和/或消除终端失配的参考电压发生器

    公开(公告)号:CN101105695B

    公开(公告)日:2011-02-09

    申请号:CN200710129252.4

    申请日:2007-05-10

    CPC classification number: H03K19/017545

    Abstract: 一种系统,包括多个传输线、输出相应的信号至多个传输线的每个的发射器、通过相应的传输线接收多个信号中的每个的接收器,该接收器包括:连接至传输线的连接路径;沿连接路径分布的多个终端电路;每个终端电路从连接路径接收唯一终端电压、接收相应的信号以及输出终端输入信号;包括连接至公共电压的多个参考电压发生器单元的参考电压发生器,每个参考电压发生器唯一地接收至少一个唯一终端电压和输出参考电压;以及接收相应的信号和从参考电压发生器输出的多个参考电压的适当参考电压的多个数据输入缓冲器。

    利用偶奇数定相时钟信号相位混合的时钟信号电路和方法

    公开(公告)号:CN1734943B

    公开(公告)日:2010-08-11

    申请号:CN200510069773.6

    申请日:2005-02-25

    Inventor: 朴光一

    CPC classification number: H03L7/0812

    Abstract: 一种时钟信号生成电路,包括延迟锁定回路(DLL),其响应输入时钟信号和第一及第二反馈时钟信号,产生多个彼此之间相对时间位移的定相时钟信号。时钟信号生成电路进一步包括相位混合器,其接收多个定相时钟信号,对第一和第二组多个定相时钟信号进行相位混合从而产生相应的第一和第二反馈信号,并且对第一和第二反馈信号进行相位混合从而产生输出时钟信号。定相的多个时钟信号可以由基本相同的延迟所分离,第一组时钟信号可以包括相对于输入时钟信号延迟偶数个延迟的信号,第二组时钟信号可以包括相对于输入时钟信号延迟奇数个延迟的信号。每个基本相同的延迟可以大约为输入时钟信号的半个周期。

Patent Agency Ranking