-
公开(公告)号：CN108108121A
公开(公告)日：2018-06-01
申请号：CN201710565054.6
申请日：2017-07-12
Applicant: 三星电子株式会社
CPC classification number: G11C16/06 , G06F3/0604 , G06F3/0616 , G06F3/0652 , G06F3/0659 , G06F3/0679 , G06F3/0688 , G06F3/064 , G06F3/0646 , G06F12/023 , G06F12/0253
Abstract: 提供一种存储器控制器和控制其操作的方法。一种控制存储器控制器的操作的方法包括，在非易失性存储器装置的读取操作中，存储器控制器对选择的存储器块中的选择的串的选择读取计数进行计数和/或对选择的存储器块中的未选择的串的未选择读取计数进行计数。当选择读取计数和/或未选择读取计数超过读取阈值时，存储器控制器执行选择的存储器块的回收操作。为了通过回收操作将选择的存储器块的数据移动到另一存储器块，存储器控制器可通过使用改变后的页地址将选择的存储器块的数据复制到另一存储器块。
-
公开(公告)号：CN107767911A
公开(公告)日：2018-03-06
申请号：CN201710722567.3
申请日：2017-08-22
Applicant: 三星电子株式会社
IPC: G11C16/08
CPC classification number: G11C16/08 , G11C16/0408 , G11C16/0483 , G11C16/107 , G11C16/26 , G11C16/28 , G11C16/3459 , G11C2216/16 , G11C16/18
Abstract: 非易失性存储器装置以及数据操作方法。一种非易失性存储器装置，包括：存储器单元阵列和行解码器电路。在将第一预脉冲施加到连接到第一虚拟存储器单元的第一虚拟字线之后，在将第二预脉冲施加到连接到第二虚拟存储器单元的第二虚拟字线之后，行解码器电路导通选择的存储器块的多个单元串的存储器单元。
-
公开(公告)号：CN105632552A
公开(公告)日：2016-06-01
申请号：CN201510829049.2
申请日：2015-11-25
Applicant: 三星电子株式会社
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C11/5607 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/0007 , G11C13/0028 , G11C13/004 , G11C2213/72
Abstract: 提供了电阻式存储装置及其操作方法。存储装置包括具有分别布置在多条第一信号线与多条第二信号线交叉的区域中的多个存储单元的存储单元阵列。存储装置还包括具有分别与所述多条第一信号线连接的多个行选择开关单元的解码器。所述多个行选择开关单元中的每个选择性地响应于第一开关信号和第二开关信号而将偏置电压施加到与所述多个行选择开关单元中的每个对应的第一信号线，其中，第一开关信号和第二开关信号的电压电平在激活状态下彼此不同。
-
公开(公告)号：CN105551519A
公开(公告)日：2016-05-04
申请号：CN201510702204.4
申请日：2015-10-26
Applicant: 三星电子株式会社
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C11/1673 , G11C11/1675 , G11C11/1677 , G11C11/1693 , G11C11/56 , G11C13/0002 , G11C13/0023 , G11C13/0026 , G11C13/004 , G11C13/0061 , G11C13/0064 , G11C13/0097 , G11C2013/0088
Abstract: 本申请公开了存储设备、存储系统以及操作存储设备的方法。操作具有多个字线和多个位线的电阻式存储设备的方法包括选择连接到第一位线的一个或多个第一存储单元，选择连接到第二位线的一个或多个第二存储单元，并且使用第一写驱动器对第一和第二存储单元同时执行复位写操作。
-
公开(公告)号：CN119785853A
公开(公告)日：2025-04-08
申请号：CN202411675139.6
申请日：2019-01-07
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件，所述存储器件包括存储单元阵列和控制器，所述存储单元阵列包括多条字线、设置在所述多条字线上方的至少一条选择线以及穿过所述多条字线和所述至少一条选择线的沟道区，所述多条字线和所述沟道区提供多个存储单元。所述控制器通过顺序地执行第一编程操作和第二编程操作，将数据存储在所述多个存储单元中的编程存储单元中，并且基于关于所述编程存储单元的信息，确定在所述第一编程操作中输入到连接到所述编程存储单元的编程字线的编程电压。
-
Patent Agency Ranking
公开(公告)号：CN118693771A
公开(公告)日：2024-09-24
申请号：CN202410334310.0
申请日：2024-03-22
Applicant: 三星电子株式会社
Abstract: 公开了静电放电保护电路和包括静电放电保护电路的电子装置。所述静电放电保护电路包括：NMOS晶体管，通过第一节点连接到电源电压引脚并且通过第二节点连接到接地引脚；RC电路，与NMOS晶体管并联连接并且包括电容器和电阻器；以及钳位电路，与RC电路的电阻器并联连接，并且包括多个二极管；以及开关，将钳位电路连接到NMOS晶体管的栅极节点，其中，所述多个二极管的数量基于将由ESD保护电路保护的内部电路的击穿电压和操作电压而被设置，并且开关包括PMOS晶体管和子RC电路，PMOS晶体管将NMOS晶体管的栅极节点连接到钳位电路，子RC电路与PMOS晶体管并联连接并且包括子电容器和子电阻器。
-
公开(公告)号：CN118692539A
公开(公告)日：2024-09-24
申请号：CN202410333850.7
申请日：2024-03-22
Applicant: 三星电子株式会社
IPC: G11C16/08 , G11C16/26 , G06F18/214
Abstract: 公开了缓冲器芯片、存储装置以及存储装置的每引脚训练方法。所述存储装置包括缓冲器芯片和存储器装置。存储器装置基于从缓冲器芯片接收的时钟信号将随机数据信号和数据选通信号发送到缓冲器芯片。缓冲器芯片包括：延迟电路，将数据选通信号延迟延迟时间，以生成经延迟的数据选通信号；采样器，从延迟电路接收经延迟的数据选通信号，并且基于经延迟的数据选通信号来对随机数据信号进行采样，以生成采样数据；比较器，将内部数据与采样数据进行比较以生成比较结果；以及计数器模块，被配置为从比较器接收比较结果，并且基于比较结果确定目标延迟，缓冲器芯片基于目标延迟来对经延迟的数据选通信号进行延迟。
-
-
公开(公告)号：CN118538261A
公开(公告)日：2024-08-23
申请号：CN202410189966.8
申请日：2024-02-20
Applicant: 三星电子株式会社
IPC: G11C11/4096 , G06F3/06
Abstract: 一种存储系统包括：存储器件，具有多个非易失性存储器；缓冲芯片，与多个非易失性存储器中的每个非易失性存储器连接；以及存储控制器，与缓冲芯片连接并且被配置为向缓冲芯片提供数据选通信号和数据信号。缓冲芯片包括：第一回路，耦接到采样器电路，并且被配置为对数据选通信号执行第一监测并基于第一监测对数据选通信号执行第一占空比校正；以及第二回路，耦接到复用器，并且被配置为响应于第一占空比校正而对数据选通信号执行第二监测并基于第二监测对数据选通信号执行第二占空比校正。缓冲芯片被配置为存储用于多个非易失性存储器中的至少一个非易失性存储器的第一占空比校正信息和第二占空比校正信息。
-
公开(公告)号：CN118506826A
公开(公告)日：2024-08-16
申请号：CN202311772771.8
申请日：2023-12-21
Applicant: 三星电子株式会社
IPC: G11C11/4074 , G11C11/408
Abstract: 提供了非易失性存储器、存储系统及非易失性存储器的操作方法。非易失性存储器包括：接收缓冲器，被配置为通过将输入信号与参考电压进行比较来生成缓冲信号；参考电压校准器，被配置为基于参考电压代码信号和缓冲信号来生成校准的参考电压代码信号；以及参考电压发生器，被配置为生成与校准的参考电压代码信号对应的参考电压。另外，参考电压校准器包括：占空比监测器，被配置为通过测量缓冲信号的占空比来生成监测信号；向上/向下计数器，被配置为通过将参考占空比与对应于监测信号的测量占空比进行比较来生成计数数字信号；以及代码计算器，被配置为基于计数数字信号和参考电压代码信号生成校准的参考电压代码信号。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.023 seconds)
