半导体存储装置的数据写入电路以及数据写入方法

    公开(公告)号:CN100481262C

    公开(公告)日:2009-04-22

    申请号:CN200510074230.3

    申请日:2005-05-31

    发明人: 小山和彦

    IPC分类号: G11C16/02 G11C16/10 G11C7/00

    CPC分类号: G11C16/12 G11C2216/16

    摘要: 本发明提供一种半导体存储装置的数据写入电路及数据写入方法。包括:多比特译码器&数据锁存电路,用于对作为分别写入到多比特的多个存储器单元内的多个数据的、根据输入多比特地址(MBA)的变更而被顺序输入的数据(DQ)顺序执行锁存;列译码器,用于按照输入地址(ADD)内的列地址,将上述锁存的多个数据分别施加到上述多个存储器单元的源极上;以及,单元漏极电压发生器,在上述多个数据全部被锁存、并被施加给上述多个存储器单元的源极后,将用于数据写入的高的单元漏极电压(CDV)(约5.0[V])同时施加给上述多个存储器单元的漏极,并将上述多个数据分别写入上述多个存储器单元。

    非易失性存储器及其写入方法

    公开(公告)号:CN1692450A

    公开(公告)日:2005-11-02

    申请号:CN200380100721.X

    申请日:2003-12-17

    发明人: 古山孝昭

    IPC分类号: G11C16/10

    摘要: 一种能够对连接在同一字线上的多个存储单元进行一齐写入的非易失性存储器。在存储单元阵列(20)的各存储单元(10)内设置有按各列单位相互分离的源极线(SL)。在写入时,第1和第2源极电压中的任何一方根据要写入的数据被施加给各源极线(SL)。在负电压的第1控制电压被施加给字线(CWL)之后,在维持各源极线(SL)的电压的状态下,高电压的第2控制电压被施加给该字线(CWL)。因此,各存储单元(10)根据被施加给各个源极线(SL)的电压被擦除或者被编程。