-
公开(公告)号：CN118430600A
公开(公告)日：2024-08-02
申请号：CN202410119810.2
申请日：2024-01-29
Applicant: 三星电子株式会社
Abstract: 提供了一种存储系统，包括：存储器件，包括多个非易失性存储器，该多个非易失性存储器中的每一个电连接到缓冲芯片；以及存储控制器，电连接到缓冲芯片，并且被配置为发送用于数据信号的校正的参考时钟信号，其中，缓冲芯片包括：延迟时钟生成链，被配置为从参考时钟信号生成第一延迟时钟信号或第二延迟时钟信号；第一寄存器，被配置为存储第一延迟时钟信号；以及第二寄存器，被配置为存储第二延迟时钟信号，并且其中，缓冲芯片被配置为基于第一延迟时钟信号对数据信号的选通信号执行补偿，以及基于第二延迟时钟信号对数据信号执行补偿。
-
公开(公告)号：CN118585478A
公开(公告)日：2024-09-03
申请号：CN202410185769.9
申请日：2024-02-19
Applicant: 三星电子株式会社
Abstract: 一种存储设备包括：至少一个非易失性存储器件；控制器，被配置为控制至少一个非易失性存储器件；以及接口芯片，连接到控制器，其中，接口芯片包括：第一接口电路，被配置为根据第一接口协议与控制器通信；第二接口电路，被配置为根据第二接口协议与至少一个非易失性存储器件通信；以及协议转换器，被配置为将第一接口协议转换为第二接口协议，或者将第二接口协议转换为第一接口协议。
-
公开(公告)号：CN118658512A
公开(公告)日：2024-09-17
申请号：CN202410263411.3
申请日：2024-03-07
Applicant: 三星电子株式会社
Abstract: 一种存储设备包括：多个存储器芯片；缓冲器芯片，连接到多个存储器芯片；以及控制器，连接到缓冲器芯片。缓冲器芯片被配置为：从控制器周期性地接收第一命令，并且响应于第一命令来执行DQS振荡器启用操作。多个存储器芯片之中的至少一个存储器芯片和缓冲器芯片被配置为：当执行DQS振荡器启用操作时，执行写入训练或读取训练。
-
Patent Agency Ranking
公开(公告)号：CN118692539A
公开(公告)日：2024-09-24
申请号：CN202410333850.7
申请日：2024-03-22
Applicant: 三星电子株式会社
IPC: G11C16/08 , G11C16/26 , G06F18/214
Abstract: 公开了缓冲器芯片、存储装置以及存储装置的每引脚训练方法。所述存储装置包括缓冲器芯片和存储器装置。存储器装置基于从缓冲器芯片接收的时钟信号将随机数据信号和数据选通信号发送到缓冲器芯片。缓冲器芯片包括：延迟电路，将数据选通信号延迟延迟时间，以生成经延迟的数据选通信号；采样器，从延迟电路接收经延迟的数据选通信号，并且基于经延迟的数据选通信号来对随机数据信号进行采样，以生成采样数据；比较器，将内部数据与采样数据进行比较以生成比较结果；以及计数器模块，被配置为从比较器接收比较结果，并且基于比较结果确定目标延迟，缓冲器芯片基于目标延迟来对经延迟的数据选通信号进行延迟。
-
公开(公告)号：CN118538261A
公开(公告)日：2024-08-23
申请号：CN202410189966.8
申请日：2024-02-20
Applicant: 三星电子株式会社
IPC: G11C11/4096 , G06F3/06
Abstract: 一种存储系统包括：存储器件，具有多个非易失性存储器；缓冲芯片，与多个非易失性存储器中的每个非易失性存储器连接；以及存储控制器，与缓冲芯片连接并且被配置为向缓冲芯片提供数据选通信号和数据信号。缓冲芯片包括：第一回路，耦接到采样器电路，并且被配置为对数据选通信号执行第一监测并基于第一监测对数据选通信号执行第一占空比校正；以及第二回路，耦接到复用器，并且被配置为响应于第一占空比校正而对数据选通信号执行第二监测并基于第二监测对数据选通信号执行第二占空比校正。缓冲芯片被配置为存储用于多个非易失性存储器中的至少一个非易失性存储器的第一占空比校正信息和第二占空比校正信息。
-
公开(公告)号：CN118506826A
公开(公告)日：2024-08-16
申请号：CN202311772771.8
申请日：2023-12-21
Applicant: 三星电子株式会社
IPC: G11C11/4074 , G11C11/408
Abstract: 提供了非易失性存储器、存储系统及非易失性存储器的操作方法。非易失性存储器包括：接收缓冲器，被配置为通过将输入信号与参考电压进行比较来生成缓冲信号；参考电压校准器，被配置为基于参考电压代码信号和缓冲信号来生成校准的参考电压代码信号；以及参考电压发生器，被配置为生成与校准的参考电压代码信号对应的参考电压。另外，参考电压校准器包括：占空比监测器，被配置为通过测量缓冲信号的占空比来生成监测信号；向上/向下计数器，被配置为通过将参考占空比与对应于监测信号的测量占空比进行比较来生成计数数字信号；以及代码计算器，被配置为基于计数数字信号和参考电压代码信号生成校准的参考电压代码信号。
-
公开(公告)号：CN118398042A
公开(公告)日：2024-07-26
申请号：CN202410023618.3
申请日：2024-01-08
Applicant: 三星电子株式会社
Abstract: 一种存储器封装包括数据输入/输出引脚、数据选通引脚、多个存储器设备和缓冲器设备。数据输入/输出引脚接收数据信号。数据选通引脚接收数据选通信号。多个存储器设备基于数据信号和数据选通信号进行操作。缓冲器设备处于数据输入/输出引脚、数据选通引脚和多个存储器设备之间，并且响应于接收到包括训练数据的数据信号和数据选通信号，基于训练数据和数据选通信号执行训练操作。在训练操作期间，缓冲器设备对包括在训练数据中的多个子训练数据设置不同的延迟，并且设置了不同延迟的子训练数据被存储在多个存储器设备的不同存储器区域中。
-
公开(公告)号：CN114550793A
公开(公告)日：2022-05-27
申请号：CN202111332896.X
申请日：2021-11-11
Applicant: 三星电子株式会社
IPC: G11C29/02
Abstract: 提供了一种阻抗校准电路，其包括第一可变阻抗、第二可变阻抗、第三可变阻抗。第一可变阻抗连接至ZQ端子。第一控制电路基于来自第一比较器的输出的输出信号对第一可变阻抗执行第一阻抗校准。第二控制电路基于来自第二比较器的输出的输出信号对第三可变阻抗执行第二阻抗校准。第一开关将第一比较器的输入连接至ZQ端子和第一节点中的一者。第二开关将第一比较器的输出连接至第一控制电路和第二控制电路中的一者。第三开关将第一开关的输出连接至第一比较器的第一输入端子和第二输入端子中的一者并且将参考电压连接至第一输入端子和第二输入端子中的另一者。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.034 seconds)
