公开(公告)号：CN111293124A

公开(公告)日：2020-06-16

申请号：CN201910863590.3

申请日：2019-09-12

Applicant: 三星电子株式会社

Inventor： 白石千 ,  鲁知艺 ,  孙仑焕 ,  千志成

IPC: H01L27/11582 ,  H01L27/1157

Abstract: 公开了一种垂直存储器装置。所述垂直存储器装置包括位于基底上的栅电极以及沟道。栅电极在基本垂直于基底的上表面的竖直方向上彼此分隔开。沟道延伸穿过栅电极，并且包括第一部分、第二部分和第三部分。第二部分形成在第一部分上并且连接到第一部分，并且具有相对于基底的上表面倾斜的侧壁，从而具有从第二部分的底部朝向顶部逐渐减小的宽度。第三部分形成在第二部分上并且连接到第二部分。

公开(公告)号：CN112151551B

公开(公告)日：2024-04-09

申请号：CN202010263662.3

申请日：2020-04-07

Applicant: 三星电子株式会社

Inventor： 千志成 ,  朴昞坤 ,  朴株院 ,  洪祥准 ,  林珍洙

IPC: H10B41/35 ,  H10B41/41 ,  H10B41/27

Abstract: 一种集成电路装置包括：具有单元区域和互连区域的衬底；以及在衬底上的第一堆叠结构和在第一堆叠结构上的第二堆叠结构，第一和第二堆叠结构中的每个包括在单元区域和互连区域中一个接一个交替地堆叠的绝缘层和字线结构，其中，在互连区域中，第一堆叠结构包括贯穿第一堆叠结构的第一虚设沟道孔，第二堆叠结构包括连通地连接到第一虚设沟道孔的第二虚设沟道孔，第二虚设沟道孔贯穿第二堆叠结构，第一虚设沟道孔的最上端的第一虚设上宽度大于第二虚设沟道孔的最上端的第二虚设上宽度。

公开(公告)号：CN113611708A

公开(公告)日：2021-11-05

申请号：CN202110114716.4

申请日：2021-01-27

Applicant: 三星电子株式会社

Inventor： 千志成 ,  鲁知艺 ,  朴昞坤 ,  林珍洙

IPC: H01L27/11563 ,  H01L27/1157 ,  H01L27/11578 ,  H01L27/11582

Abstract: 一种竖直存储器件，包括：栅电极结构、沟道、电荷存储结构和划分图案。栅电极包括在第一方向上彼此间隔开的栅电极。沟道穿过栅电极结构延伸，并且包括第一部分和第一部分之上并且接触第一部分的第二部分。第二部分包括具有比第一部分的上表面的宽度小的宽度的下表面。电荷存储结构覆盖沟道的外侧壁。划分图案在沟道之间沿第二方向延伸，并且包括第一虚设沟道和覆盖第一虚设沟道的侧壁和下表面的第一虚设电荷存储结构。第一虚设沟道包括与沟道的材料相同的材料，并且第一虚设电荷存储结构包括与电荷存储结构相同的材料。

公开(公告)号：CN112992914A

公开(公告)日：2021-06-18

申请号：CN202011221770.0

申请日：2020-11-05

Applicant: 三星电子株式会社

Inventor： 禹成妍 ,  洪祥准 ,  朴珍洙 ,  千志成

IPC: H01L27/11582 ,  H01L27/11548

Abstract: 本发明公开了一种半导体器件，该半导体器件包括：第一栅极堆叠，包括多个第一栅电极；第二栅极堆叠，布置在第一栅极堆叠上并包括多个第二栅电极；以及多个沟道结构，布置在穿透第一栅极堆叠和第二栅极堆叠的多个沟道孔中。每个沟道孔包括穿透第一栅极堆叠的第一沟道孔部分和穿透第二栅极堆叠的第二沟道孔部分，第一沟道孔部分的上端在第二方向上的第二宽度与其在第一方向上的第一宽度的比率小于第二沟道孔部分的上端在第二方向上的第四宽度与其在第一方向上的第三宽度的比率。

公开(公告)号：CN112185966A

公开(公告)日：2021-01-05

申请号：CN202010629180.5

申请日：2020-07-02

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  千志成

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11582

Abstract: 一种半导体器件包括：衬底上的竖直结构；以及衬底上的层间绝缘层和栅极层，其中，栅极层顺序堆叠在存储单元阵列区中并延伸到延伸区中，栅极层在延伸区中具有呈阶梯结构的焊盘区，第一竖直结构的表面面对栅极层，第二竖直结构的表面面对至少一个栅极层，第一竖直结构包括第一芯图案、第一半导体层和焊盘图案，第二竖直结构包括第二芯图案和第二半导体层，每个芯图案包括绝缘材料，并且第二半导体层的上表面和第二芯图案的上表面距衬底比第一芯图案的上表面距衬底更远。

公开(公告)号：CN112151551A

公开(公告)日：2020-12-29

申请号：CN202010263662.3

申请日：2020-04-07

Applicant: 三星电子株式会社

Inventor： 千志成 ,  朴昞坤 ,  朴株院 ,  洪祥准 ,  林珍洙

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556

Abstract: 一种集成电路装置包括：具有单元区域和互连区域的衬底；以及在衬底上的第一堆叠结构和在第一堆叠结构上的第二堆叠结构，第一和第二堆叠结构中的每个包括在单元区域和互连区域中一个接一个交替地堆叠的绝缘层和字线结构，其中，在互连区域中，第一堆叠结构包括贯穿第一堆叠结构的第一虚设沟道孔，第二堆叠结构包括连通地连接到第一虚设沟道孔的第二虚设沟道孔，第二虚设沟道孔贯穿第二堆叠结构，第一虚设沟道孔的最上端的第一虚设上宽度大于第二虚设沟道孔的最上端的第二虚设上宽度。

公开(公告)号：CN112086464A

公开(公告)日：2020-12-15

申请号：CN202010411002.5

申请日：2020-05-15

Applicant: 三星电子株式会社

Inventor： 孙仑焕 ,  千志成

IPC: H01L27/11578 ,  H01L27/11582 ,  H01L27/11551 ,  H01L27/11556

Abstract: 公开了一种半导体装置。所述半导体装置包括：第一基底，在第一基底中限定第一区域和第二区域；第一堆叠结构，具有在第一基底上顺序地移位并堆叠的第一栅电极；第二堆叠结构，具有在第一堆叠结构上顺序地移位并堆叠的第二栅电极；结层，设置在第一堆叠结构与第二堆叠结构之间；第一层间绝缘层，设置在第一堆叠结构的侧表面上；第二层间绝缘层，覆盖第二堆叠结构；第一沟道孔，穿透上述结构和/或层；以及第二沟道孔，穿透上述结构和/或层。第一沟道孔的第二部分在与第一方向正交的第二方向上的高度小于第二沟道孔的第二部分在第二方向上的高度。

公开(公告)号：CN110581136A

公开(公告)日：2019-12-17

申请号：CN201910137449.5

申请日：2019-02-25

Applicant: 三星电子株式会社

Inventor： 尹善昊 ,  白石千 ,  千志成 ,  郑恩宅

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582

Abstract: 提供了一种垂直存储器装置，所述垂直存储器装置包括：栅电极结构，包括在与基底的上表面基本垂直的第一方向上顺序地堆叠在基底上的地选择线(GSL)、字线和串选择线(SSL)；以及沟道，在第一方向上贯穿栅电极结构延伸，其中，GSL具有掺杂的多晶硅图案以及包括金属或金属硅化物的第一金属图案，掺杂的多晶硅图案和第一金属图案堆叠在第一方向上，其中，字线和SSL中的每个具有包括金属的第二金属图案。

公开(公告)号：CN110400800A

公开(公告)日：2019-11-01

申请号：CN201910328300.5

申请日：2019-04-23

Applicant: 三星电子株式会社

Inventor： 林根元 ,  白石千 ,  千志成 ,  辛宗祐 ,  崔凤贤

IPC: H01L27/06

Abstract: 一种半导体器件，包括：外围电路层，包括下基板；存储器单元层，在所述外围电路层上，包括第一上基板和第二上基板，所述第一上基板和所述第二上基板沿第一方向相邻地设置在所述外围电路层的上表面上；至少一个切割区域，在所述第一上基板和所述第二上基板之间；以及至少一个半导体图案，在所述第一上基板与所述第二上基板之间，并且与所述至少一个切割区域相邻。