-
-
公开(公告)号：CN108541335A
公开(公告)日：2018-09-14
申请号：CN201680071104.9
申请日：2016-12-01
申请人： 克罗米斯有限公司
发明人： 弗拉基米尔·奥德诺博柳多夫 , 杰姆·巴斯切里
IPC分类号： H01L21/306 , H01L21/02 , H01L21/285 , H01L29/417 , H01L29/778 , H01L33/06 , H01L33/00 , H01L27/15 , H01L33/32 , H01L29/20
CPC分类号： H01L27/15 , H01L21/02389 , H01L21/0254 , H01L21/28575 , H01L21/30612 , H01L29/2003 , H01L29/41766 , H01L29/7786 , H01L29/7787 , H01L33/007 , H01L33/0075 , H01L33/06 , H01L33/32
摘要： 本文公开了宽带隙集成电路，诸如氮化镓(GaN)集成电路，其包括有在工程化衬底上形成的多组外延层，以及公开了制造WBG集成电路的方法。外延层具有与工程化衬底的CTE实质上匹配的热膨胀系数(CTE)。台面、内部互连和电极将每组外延层配置成WBG器件。外部互连将不同的WBG器件连接成WBG集成电路。CTE匹配允许在六英寸或更大的工程化衬底上形成具有降低的位错密度和大于10微米的总厚度的外延层。大的衬底尺寸和厚的WBG外延层允许在单个衬底上制造大量的高密度WBG集成电路。
-
公开(公告)号：CN108475626A
公开(公告)日：2018-08-31
申请号：CN201680061007.1
申请日：2016-10-10
申请人： 克罗米斯有限公司
发明人： 弗拉基米尔·奥德诺博柳多夫 , 杰姆·巴斯切里
IPC分类号： H01L21/302 , H01L21/46 , H01L21/461 , H01L21/463 , H01L21/465
CPC分类号： H01L21/6835 , H01L21/76251 , H01L21/7813 , H01L33/00 , H01L33/08 , H01L33/20 , H01L33/382 , H01L33/50 , H01L2221/6835 , H01L2221/68381
摘要： 一种处理工程化衬底结构的方法，包括提供工程化衬底结构，所述工程化衬底结构包括多晶衬底和封装所述多晶衬底的工程化层，形成耦合到所述工程化层的牺牲层，将固态器件结构连接到牺牲层，通过移除所述固态器件结构的一个或多个部分形成固态器件结构中的一个或多个沟道以暴露所述牺牲层的一个或多个部分，使蚀刻化学品流过所述一个或多个沟道到达所述牺牲层的所述一个或多个暴露部分，并且通过所述蚀刻化学品与所述牺牲层之间的相互作用使所述牺牲层溶解，从而将所述工程化衬底结构从所述固态器件结构分离。
-
公开(公告)号：CN111512415B
公开(公告)日：2024-03-22
申请号：CN201880078683.9
申请日：2018-12-04
申请人： 克罗米斯有限公司
发明人： 弗拉基米尔·奥德诺博柳多夫 , 迪利普·瑞思布德 , 奥兹古·阿克塔斯 , 杰姆·巴斯切里
摘要： 一种在工程化衬底结构上形成多个器件的方法，包括通过以下步骤形成工程化衬底：提供多晶陶瓷芯；利用第一粘附壳包封所述多晶陶瓷芯；利用阻挡层包封所述第一粘附壳；在所述阻挡层上形成键合层；以及形成耦合至所述键合层的实质单晶层。所述方法进一步包括：形成耦合至所述实质单晶层的缓冲层；根据与所述多个器件相关联的需求在所述缓冲层上形成一个或多个III‑V族外延层；以及通过以下步骤在所述衬底上形成所述多个器件：将设置在所述多个器件之间的所述一个或多个III‑V族外延层的一部分移除；以及将设置在所述多个器件之间的所述缓冲层的一部分移除。
-
公开(公告)号：CN117613070A
公开(公告)日：2024-02-27
申请号：CN202311489074.1
申请日：2018-02-08
申请人： 克罗米斯有限公司
发明人： 弗拉基米尔·奥德诺博柳多夫 , 杰姆·巴斯切里 , 奥兹古·阿克塔斯
摘要： 一种用于RF器件的衬底，包括多晶陶瓷芯和夹层结构。所述夹层结构包括：耦合至所述多晶陶瓷芯的第一氧化硅层、耦合至所述第一氧化硅层的多晶硅层、耦合至所述多晶硅层的第二氧化硅层、耦合至所述第二氧化硅层的阻挡层、耦合至所述阻挡层的第三氧化硅层以及耦合至所述第三氧化硅层的实质单晶硅层。
-
-
公开(公告)号：CN110383420A
公开(公告)日：2019-10-25
申请号：CN201880012918.4
申请日：2018-02-08
申请人： 克罗米斯有限公司
发明人： 弗拉基米尔·奥德诺博柳多夫 , 杰姆·巴斯切里 , 奥兹古·阿克塔斯
摘要： 一种用于RF器件的衬底，包括多晶陶瓷芯和夹层结构。所述夹层结构包括：耦合至所述多晶陶瓷芯的第一氧化硅层、耦合至所述第一氧化硅层的多晶硅层、耦合至所述多晶硅层的第二氧化硅层、耦合至所述第二氧化硅层的阻挡层、耦合至所述阻挡层的第三氧化硅层以及耦合至所述第三氧化硅层的实质单晶硅层。
-
公开(公告)号：CN110036485B
公开(公告)日：2024-02-27
申请号：CN201780074842.3
申请日：2017-12-05
申请人： 克罗米斯有限公司
发明人： 弗拉基米尔·奥德诺博柳多夫 , 奥兹古·阿克塔斯
IPC分类号： H01L29/20 , H01L29/778
摘要： 一种形成半导体器件的方法，包括：提供工程化衬底，形成耦合至所述工程化衬底的氮化镓层，通过在所述氮化镓层的前表面上形成氮化铝镓阻挡层来形成耦合至所述氮化镓层的沟道区，在所述沟道区的中心部分中形成耦合至所述氮化铝镓阻挡层的栅极电介质层；形成耦合至所述栅极电介质层的栅极接触；在所述沟道区的第一端处形成源极接触；在所述沟道区的第二端处形成通孔，利用导电材料填充所述通孔；形成耦合至所述通孔的漏极接触，移除所述工程化衬底，以暴露所述外延氮化镓层的后表面，并且在所述外延氮化镓层的后表面上形成漏极焊盘。
-
公开(公告)号：CN116825626A
公开(公告)日：2023-09-29
申请号：CN202310784828.X
申请日：2016-12-01
申请人： 克罗米斯有限公司
发明人： 弗拉基米尔·奥德诺博柳多夫 , 杰姆·巴斯切里
IPC分类号： H01L21/306 , H01L21/02 , H01L21/285 , H01L29/417 , H01L29/778 , H01L33/06 , H01L33/00 , H01L27/15 , H01L33/32 , H01L29/20
摘要： 本文公开了宽带隙集成电路，诸如氮化镓(GaN)集成电路，其包括有在工程化衬底上形成的多组外延层，以及公开了制造WBG集成电路的方法。外延层具有与工程化衬底的CTE实质上匹配的热膨胀系数(CTE)。台面、内部互连和电极将每组外延层配置成WBG器件。外部互连将不同的WBG器件连接成WBG集成电路。CTE匹配允许在六英寸或更大的工程化衬底上形成具有降低的位错密度和大于10微米的总厚度的外延层。大的衬底尺寸和厚的WBG外延层允许在单个衬底上制造大量的高密度WBG集成电路。
-
公开(公告)号：CN111512415A
公开(公告)日：2020-08-07
申请号：CN201880078683.9
申请日：2018-12-04
申请人： 克罗米斯有限公司
发明人： 弗拉基米尔·奥德诺博柳多夫 , 迪利普·瑞思布德 , 奥兹古·阿克塔斯 , 杰姆·巴斯切里
摘要： 一种在工程化衬底结构上形成多个器件的方法，包括通过以下步骤形成工程化衬底：提供多晶陶瓷芯；利用第一粘附壳包封所述多晶陶瓷芯；利用阻挡层包封所述第一粘附壳；在所述阻挡层上形成键合层；以及形成耦合至所述键合层的实质单晶层。所述方法进一步包括：形成耦合至所述实质单晶层的缓冲层；根据与所述多个器件相关联的需求在所述缓冲层上形成一个或多个III-V族外延层；以及通过以下步骤在所述衬底上形成所述多个器件：将设置在所述多个器件之间的所述一个或多个III-V族外延层的一部分移除；以及将设置在所述多个器件之间的所述缓冲层的一部分移除。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.06 秒)
