公开(公告)号：CN110582852B

公开(公告)日：2024-05-17

申请号：CN201880026850.5

申请日：2018-03-27

申请人： 克罗米斯有限公司

发明人： 弗拉基米尔·奥德诺博柳多夫 ,  奥兹古·阿克塔斯

IPC分类号： H01L29/872 ,  H01L29/45 ,  H01L29/47

摘要： 一种垂直型肖特基二极管，包括：欧姆接触；第一外延N型氮化镓层，其物理接触所述欧姆接触并且具有第一掺杂浓度，以及第二外延N型氮化镓层，其物理接触所述第一外延N型氮化镓层并且具有比所述第一掺杂浓度低的第二掺杂浓度。该垂直型肖特基二极管还包括：第一边缘终端区域和第二边缘终端区域，其耦合至所述第二外延N型氮化镓层并且由所述第二外延N型氮化镓层的一部分将彼此分离；以及肖特基接触，其耦合至所述第二外延N型氮化镓层的一部分并且耦合至所述第一边缘终端区域和所述第二边缘终端区域。

公开(公告)号：CN109716508B

公开(公告)日：2023-08-15

申请号：CN201780038465.8

申请日：2017-06-13

申请人： 克罗米斯有限公司

发明人： 弗拉基米尔·奥德诺博柳多夫 ,  杰姆·巴斯切里 ,  莎丽·法伦斯

IPC分类号： H01L21/84 ,  H01L21/20 ,  H01L21/30 ,  H01L27/12 ,  H01L33/02

摘要： 一种制造陶瓷衬底结构的方法，包括：提供陶瓷衬底，将陶瓷衬底封装在阻挡层中，和形成联接到阻挡层的键合层。该方法进一步包括移除键合层的一部分以暴露阻挡层的至少一部分并限定填充区域，和在暴露的阻挡层的至少一部分以及填充区域上沉积第二键合层。

公开(公告)号：CN115775719A

公开(公告)日：2023-03-10

申请号：CN202211558205.2

申请日：2017-08-23

申请人： 克罗米斯有限公司

发明人： 弗拉基米尔·奥德诺博柳多夫 ,  迪利普·瑞思布德 ,  奥兹古·阿克塔斯 ,  杰姆·巴斯切里

IPC分类号： H01L21/02 ,  H01L21/329 ,  H01L29/861 ,  C30B29/40 ,  C30B33/10

摘要： 公开了集成有工程化衬底的电子功率器件。一种功率器件，包括衬底，该衬底包括：多晶陶瓷芯、耦合至所述多晶陶瓷芯的第一粘附层、耦合至所述第一粘附层的阻挡层、耦合至所述阻挡层的键合层以及耦合至所述键合层的实质单晶层。所述功率器件还包括：耦合至所述实质单晶层的缓冲层以及耦合至所述缓冲层的沟道区。所述沟道区包括：第一端、第二端以及设置在所述第一端与第二端之间的中心部。所述沟道区还包括耦合至所述缓冲层的沟道区阻挡层。所述功率器件进一步包括：设置在所述沟道区的第一端的源极接触、设置在所述沟道区的第二端的漏极接触、以及耦合至所述沟道区的栅极接触。

公开(公告)号：CN108475626B

公开(公告)日：2023-03-10

申请号：CN201680061007.1

申请日：2016-10-10

申请人： 克罗米斯有限公司

发明人： 弗拉基米尔·奥德诺博柳多夫 ,  杰姆·巴斯切里

IPC分类号： H01L21/302 ,  H01L21/46 ,  H01L21/461 ,  H01L21/463 ,  H01L21/465

摘要： 一种处理工程化衬底结构的方法，包括提供工程化衬底结构，所述工程化衬底结构包括多晶衬底和封装所述多晶衬底的工程化层，形成耦合到所述工程化层的牺牲层，将固态器件结构连接到牺牲层，通过移除所述固态器件结构的一个或多个部分形成固态器件结构中的一个或多个沟道以暴露所述牺牲层的一个或多个部分，使蚀刻化学品流过所述一个或多个沟道到达所述牺牲层的所述一个或多个暴露部分，并且通过所述蚀刻化学品与所述牺牲层之间的相互作用使所述牺牲层溶解，从而将所述工程化衬底结构从所述固态器件结构分离。

公开(公告)号：CN114256068A

公开(公告)日：2022-03-29

申请号：CN202111369484.3

申请日：2017-06-13

申请人： 克罗米斯有限公司

发明人： 弗拉基米尔·奥德诺博柳多夫 ,  杰姆·巴斯切里 ,  莎丽·法伦斯

IPC分类号： H01L21/30 ,  C30B25/14 ,  C30B25/18 ,  C30B29/40 ,  H01L21/8234 ,  H01L29/16 ,  H01L29/20 ,  H01L29/267

摘要： 本发明公开了一种用于功率应用和射频应用的工程化衬底结构，所述衬底包括支撑结构，该支撑结构包括：多晶陶瓷芯；第一粘附层，其耦合到多晶陶瓷芯；导电层，其耦合到第一粘附层；第二粘附层，其耦合到导电层；和阻挡层，其耦合到第二粘附层。所述衬底还包括：氧化硅层，其耦合到支撑结构；实质单晶硅层，其耦合到氧化硅层；和外延III‑V层，其耦合到实质单晶硅层。

公开(公告)号：CN109844184B

公开(公告)日：2021-11-30

申请号：CN201780049691.6

申请日：2017-06-13

申请人： 克罗米斯有限公司

发明人： 弗拉基米尔·奥德诺博柳多夫 ,  杰姆·巴斯切里 ,  莎丽·法伦斯

IPC分类号： C30B25/14 ,  H01L21/30 ,  H01L21/8234 ,  H01L29/16 ,  H01L29/20 ,  H01L29/267

摘要： 一种衬底，所述衬底包括支撑结构，该支撑结构包括：多晶陶瓷芯；第一粘附层，其耦合到多晶陶瓷芯；导电层，其耦合到第一粘附层；第二粘附层，其耦合到导电层；和阻挡层，其耦合到第二粘附层。所述衬底还包括：氧化硅层，其耦合到支撑结构；实质单晶硅层，其耦合到氧化硅层；和外延III‑V层，其耦合到实质单晶硅层。

公开(公告)号：CN111919281A

公开(公告)日：2020-11-10

申请号：CN201980022393.7

申请日：2019-02-08

申请人： 克罗米斯有限公司

发明人： 奥兹古·阿克塔斯 ,  弗拉基米尔·奥德诺博柳多夫 ,  杰姆·巴斯切里

IPC分类号： H01L21/02 ,  H01L29/24 ,  H01L29/66 ,  C03B23/02

摘要： 一种通过扩散来在氮化镓材料中形成掺杂区的方法，包括：提供包括氮化镓层的衬底结构以及在所述氮化镓层上形成掩模。所述掩模暴露所述氮化镓层的顶表面的一个或多个部分。该方法还包括：在所述氮化镓层的所述顶表面的所述一个或多个部分上沉积含镁氮化镓层，并且在沉积所述含镁氮化镓层的同时，通过使镁穿过所述一个或多个部分扩散到所述氮化镓层中来在所述氮化镓层中形成一个或多个镁掺杂区。所述含镁氮化镓层提供镁掺杂剂源。该方法还包括去除所述含镁氮化镓层以及除所述掩模。

公开(公告)号：CN109716508A

公开(公告)日：2019-05-03

申请号：CN201780038465.8

申请日：2017-06-13

申请人： 克罗米斯有限公司

发明人： 弗拉基米尔·奥德诺博柳多夫 ,  杰姆·巴斯切里 ,  莎丽·法伦斯

IPC分类号： H01L21/84 ,  H01L21/20 ,  H01L21/30 ,  H01L27/12 ,  H01L33/02

CPC分类号： H01L21/0242 ,  C23C16/401 ,  C23C16/50 ,  C23C16/56 ,  C30B29/06 ,  C30B29/406 ,  H01L21/0243 ,  H01L21/0245 ,  H01L21/02516 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/84 ,  H01L27/12 ,  H01L33/0075 ,  H01L33/02

摘要： 一种制造陶瓷衬底结构的方法，包括：提供陶瓷衬底，将陶瓷衬底封装在阻挡层中，和形成联接到阻挡层的键合层。该方法进一步包括移除键合层的一部分以暴露阻挡层的至少一部分并限定填充区域，和在暴露的阻挡层的至少一部分以及填充区域上沉积第二键合层。

公开(公告)号：CN111919281B

公开(公告)日：2024-04-02

申请号：CN201980022393.7

申请日：2019-02-08

申请人： 克罗米斯有限公司

发明人： 奥兹古·阿克塔斯 ,  弗拉基米尔·奥德诺博柳多夫 ,  杰姆·巴斯切里

IPC分类号： H01L21/02 ,  H01L29/24 ,  H01L29/66 ,  C03B23/02

摘要： 一种通过扩散来在氮化镓材料中形成掺杂区的方法，包括：提供包括氮化镓层的衬底结构以及在所述氮化镓层上形成掩模。所述掩模暴露所述氮化镓层的顶表面的一个或多个部分。该方法还包括：在所述氮化镓层的所述顶表面的所述一个或多个部分上沉积含镁氮化镓层，并且在沉积所述含镁氮化镓层的同时，通过使镁穿过所述一个或多个部分扩散到所述氮化镓层中来在所述氮化镓层中形成一个或多个镁掺杂区。所述含镁氮化镓层提供镁掺杂剂源。该方法还包括去除所述含镁氮化镓层以及除所述掩模。

公开(公告)号：CN108541335B

公开(公告)日：2023-07-18

申请号：CN201680071104.9

申请日：2016-12-01

申请人： 克罗米斯有限公司

发明人： 弗拉基米尔·奥德诺博柳多夫 ,  杰姆·巴斯切里

IPC分类号： H01L21/306 ,  H01L21/02 ,  H01L21/285 ,  H01L29/417 ,  H01L29/778 ,  H01L33/06 ,  H01L33/00 ,  H01L27/15 ,  H01L33/32 ,  H01L29/20

摘要： 本文公开了宽带隙集成电路，诸如氮化镓(GaN)集成电路，其包括有在工程化衬底上形成的多组外延层，以及公开了制造WBG集成电路的方法。外延层具有与工程化衬底的CTE实质上匹配的热膨胀系数(CTE)。台面、内部互连和电极将每组外延层配置成WBG器件。外部互连将不同的WBG器件连接成WBG集成电路。CTE匹配允许在六英寸或更大的工程化衬底上形成具有降低的位错密度和大于10微米的总厚度的外延层。大的衬底尺寸和厚的WBG外延层允许在单个衬底上制造大量的高密度WBG集成电路。