公开(公告)号：CN103288448A

公开(公告)日：2013-09-11

申请号：CN201310063175.2

申请日：2013-02-28

Applicant: TDK株式会社

Inventor： 井口俊宏 ,  吉井彰敏 ,  小岛达也 ,  高木敏志

IPC: C04B35/495 ,  H01G4/12 ,  H01G4/30

CPC classification number: C04B35/50 ,  C04B35/495 ,  C04B2235/3206 ,  C04B2235/3208 ,  C04B2235/3213 ,  C04B2235/3215 ,  C04B2235/3224 ,  C04B2235/3225 ,  C04B2235/3227 ,  C04B2235/3229 ,  C04B2235/3239 ,  C04B2235/3241 ,  C04B2235/3251 ,  C04B2235/3256 ,  C04B2235/3258 ,  C04B2235/3262 ,  C04B2235/3272 ,  C04B2235/76 ,  C04B2235/79 ,  C04B2235/9615 ,  H01G4/1254 ,  H01G4/30

Abstract: 本发明所涉及的介电体陶瓷组合物具备以通式{A1-x（RE）2x/3}y-B2O5+y表示并具有钨青铜结构的化合物。上述式中，A是选自Ba、Ca、Sr以及Mg中的至少一个，B是Nb以及/或者Ta，RE是选自Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中的至少一个，x以及y满足0＜x＜1、y＞1.000的关系。该介电体陶瓷组合物优选进一步具有选自V、Mo、Fe、W、Mn以及Cr中的至少一个的氧化物。

公开(公告)号：CN1841596B

公开(公告)日：2010-05-26

申请号：CN200610071624.8

申请日：2006-03-28

Applicant: TDK株式会社

Inventor： 外海透 ,  小岛达也 ,  岩崎彰则 ,  政冈雷太郎 ,  室泽尚吾 ,  山口晃 ,  阿部晓太朗 ,  佐藤司

IPC: H01G4/30 ,  H01G4/002 ,  H01G4/12

CPC classification number: H01G4/30

Abstract: 本发明提供一种可以降低剥离、层离、裂纹等发生的层叠陶瓷电子零部件。陶瓷基体(10)包括保护层(40)和功能层(20)。保护层(40)设置在功能层(20)的至少一个面上。内部电极(30)埋设在功能层(20)中。缓冲层(50)具有与陶瓷基体(10)的烧结收缩率不同的烧结收缩率，并埋设在保护层(40)中。

公开(公告)号：CN100550230C

公开(公告)日：2009-10-14

申请号：CN200510092228.9

申请日：2005-06-28

Applicant: TDK株式会社

Inventor： 小田和彦 ,  丸野哲司 ,  三浦秀一 ,  高桥诚 ,  小岛达也

IPC: H01G4/008 ,  H01B1/20 ,  C09D5/24 ,  C09J9/02 ,  H01G4/12 ,  H01G4/30

CPC classification number: H01B1/22 ,  H01G4/0085 ,  H01G4/30 ,  H05K1/092

Abstract: 本发明涉及一种导电性糊剂，其特征在于该导电性糊剂是用于形成叠层陶瓷电子部件的内部电极的导电性糊剂，其与厚度为5μm以下的含缩丁醛树脂的陶瓷生片组合使用，并含有导电性粉末及有机载体，上述有机载体中的溶剂以乙酸萜品酯为主要成分。通过本发明可以提供用于形成叠层陶瓷电子部件的内部电极、粘度随时间变化小、且不产生片侵蚀的导电性糊剂。

公开(公告)号：CN1941233A

公开(公告)日：2007-04-04

申请号：CN200610146375.4

申请日：2006-09-30

Applicant: TDK株式会社

Inventor： 小岛达也 ,  政冈雷太郎 ,  室泽贵子

IPC: H01G4/30 ,  H01G4/12 ,  H01G13/00

CPC classification number: C04B35/4682 ,  C04B35/638 ,  C04B2235/3206 ,  C04B2235/3208 ,  C04B2235/3225 ,  C04B2235/3236 ,  C04B2235/3239 ,  C04B2235/3241 ,  C04B2235/3418 ,  C04B2235/5445 ,  C04B2235/6562 ,  C04B2235/6565 ,  C04B2235/6567 ,  C04B2235/6582 ,  C04B2235/6584 ,  C04B2235/6588 ,  C04B2235/663 ,  H01G4/0085 ,  H01G4/12 ,  H01G4/30

Abstract: 一种具有电介质层和内部电极层的叠层型陶瓷电子部件的制造方法，其中作为用于形成内部电极层的导体糊剂包含至少由导体粒子和陶瓷粉末构成的第1共材料，和由陶瓷粉末构成的、具有比上述第1共材料大的平均粒径的第2共材料；通过使用上述第1共材料的平均粒径是上述导体粒子的平均粒径的1/20～1/2的尺寸，上述第2共材料的平均粒径是烧结后的上述内部电极层的平均厚度的1/10～1/2的尺寸的导体糊剂的叠层型陶瓷电子部件的制造方法，本发明提供一种能够有效抑制裂纹的产生、降低短路不良率及耐压不良率并且具有高静电容量的叠层型陶瓷电容器等叠层型陶瓷电子部件的制造方法。

公开(公告)号：CN112623425B

公开(公告)日：2023-02-17

申请号：CN202011048227.5

申请日：2020-09-29

Applicant: TDK株式会社

Inventor： 片冈成树 ,  小岛达也

IPC: B65D5/50 ,  B65D81/05 ,  B65D77/02 ,  B65D73/02

Abstract: 本发明涉及捆包体和缓冲件。捆包体具备：收纳部，其用于收纳被收纳物；及缓冲部，其用于减小在被收纳物与收纳部之间产生的间隙。收纳部具有底部和与底部相对的盖部，缓冲部具有：基体部分，其用于沿着从底部朝向盖部的装载方向与被收纳物相对；第一折痕；以及间隔调整部分，其介有第一折痕而连接于基体部分。第一折痕为了将间隔调整部分相对于基体部分弯曲而设置，间隔调整部分包含：调整区域，其用于沿着装载方向延伸；多个第二折痕；及抵接区域，其介有多个第二折痕的一个而连接于调整区域。多个第二折痕的一个为了将抵接区域相对于调整区域弯曲而设置。

公开(公告)号：CN103288452B

公开(公告)日：2015-07-22

申请号：CN201310064017.9

申请日：2013-02-28

Applicant: TDK株式会社

Inventor： 井口俊宏 ,  吉井彰敏 ,  小岛达也 ,  高木敏志

IPC: H01G4/12 ,  H01G7/02 ,  C04B35/50 ,  C04B35/505

CPC classification number: C04B35/50 ,  C01G33/006 ,  C01G35/006 ,  C01P2006/40 ,  C04B35/495 ,  C04B2235/3206 ,  C04B2235/3208 ,  C04B2235/3213 ,  C04B2235/3215 ,  C04B2235/3224 ,  C04B2235/3225 ,  C04B2235/3227 ,  C04B2235/3229 ,  C04B2235/3239 ,  C04B2235/3241 ,  C04B2235/3251 ,  C04B2235/3256 ,  C04B2235/3258 ,  C04B2235/3262 ,  C04B2235/3272 ,  C04B2235/652 ,  C04B2235/656 ,  C04B2235/6562 ,  C04B2235/6582 ,  C04B2235/6588 ,  C04B2235/663 ,  C04B2235/76 ,  C04B2235/9615 ,  H01G4/1209 ,  H01G4/1254 ,  H01G4/30

Abstract: 本发明所涉及的电介质陶瓷组合物具备以通式{A1-x（RE）2x/3}y-B2O5+y表示并具有钨青铜结构的化合物。上述式中A是选自Ba、Ca、Sr以及Mg中的至少一个，B是Nb以及/或者Ta，RE是选自Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中的至少一个，x以及y满足0＜x＜1；y＜1.000的关系。该电介质陶瓷组合物优选进一步具有选自V、Mo、Fe、W、Mn以及Cr中的至少一个的氧化物。

公开(公告)号：CN101651044A

公开(公告)日：2010-02-17

申请号：CN200910165207.3

申请日：2009-08-13

Applicant: TDK株式会社

Inventor： 小岛达也 ,  广濑修

IPC: H01G4/30 ,  H01G4/12 ,  H01G4/008

Abstract: 本发明提供一种层叠陶瓷电子部件的制造方法，该制造方法能够防止电介质层与通孔电极之间产生间隙，并切实地使通孔电极和内部电极导通，并能够有效防止电介质层等中产生构造缺陷。层叠陶瓷电容器(1)为：电介质层(11)和内部电极(12)交替层叠，内部电极(12)通过电介质层(11)介于其中而相对配置，并用通孔电极(14)进行连接。其制法为：首先，在电介质层(11)用陶瓷生片和内部电极(12)用导电糊所形成的层叠体上形成通孔，对其进行烧成，得到形成有电介质层(11)和内部电极(12)的层叠体；接着，将通孔电极(14)用导电糊充填于该层叠体的通孔的内部，并进一步施以烧付处理，从而形成通孔电极(14)。

公开(公告)号：CN100570772C

公开(公告)日：2009-12-16

申请号：CN200610084659.5

申请日：2006-05-26

Applicant: TDK株式会社

Inventor： 岩崎彰则 ,  小岛达也 ,  外海透 ,  室泽尚吾 ,  政冈雷太郎 ,  阿部晓太朗 ,  山口晃

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/30 ,  H01G4/129

Abstract: 一种层叠陶瓷电容器具有内层部和一对外层部。内层部包含多个第一陶瓷层和多个内部电路元件导体。多个第一陶瓷层和多个内部电路元件导体交替层叠。第一和第二陶瓷层包含玻璃成分。对于第二陶瓷层的主要成分的量的该第二陶瓷层的玻璃成分的量的成分量比，大于对于第一陶瓷层的主要成分的量的该第一陶瓷层的玻璃成分的量的成分量比。

公开(公告)号：CN101034620A

公开(公告)日：2007-09-12

申请号：CN200710085549.5

申请日：2007-03-08

Applicant: TDK株式会社

Inventor： 小岛达也 ,  外海透 ,  室泽尚吾 ,  政冈雷太郎

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/30 ,  H01G4/012 ,  H01G4/12

Abstract: 本发明提供一种层叠陶瓷电子部件，其不会阻碍小型化和容量的增加，能够抑制从上下面达到左右侧面的裂纹的产生。层叠陶瓷电容(1)在陶瓷基体(3)中埋设有多个内部电极(5、7)，具有由内部电极和其间的陶瓷层构成的功能区(51)、以及在该功能区的周围形成的且断面呈环形的保护区(53)。当设保护区的上下方向的壁厚为t、左右方向的壁厚为Wg时，则满足0＜t/Wg≤0.80。更优选的是，满足0＜t/Wg≤0.57。

公开(公告)号：CN1873863A

公开(公告)日：2006-12-06

申请号：CN200610084659.5

申请日：2006-05-26

Applicant: TDK株式会社

Inventor： 岩崎彰则 ,  小岛达也 ,  外海透 ,  室泽尚吾 ,  政冈雷太郎 ,  阿部晓太朗 ,  山口晃

IPC: H01G4/12 ,  H01G4/30

CPC classification number: H01G4/30 ,  H01G4/129

Abstract: 一种层叠陶瓷电容器具有内层部和一对外层部。内层部包含多个第一陶瓷层和多个内部电路元件导体。多个第一陶瓷层和多个内部电路元件导体交替层叠。第一和第二陶瓷层包含玻璃成分。对于第二陶瓷层的主要成分的量的该第二陶瓷层的玻璃成分的量的成分量比，大于对于第一陶瓷层的主要成分的量的该第一陶瓷层的玻璃成分的量的成分量比。