-
公开(公告)号:CN115421578A
公开(公告)日:2022-12-02
申请号:CN202210901278.0
申请日:2022-07-28
Applicant: 飞腾信息技术有限公司 , 飞腾技术(广州)有限公司
IPC: G06F1/26
Abstract: 本申请提供一种电压处理电路、方法及计算机可读存储介质,应用于计算机技术领域,该电路包括处理器和电压切换电路,电压切换电路的供电端口经第一电源端口与处理器的通信端口相连,而处理器的通信端口又与外围器件的通信端口相连,为外围器件的通信端口提供工作电压,基于这一连接关系,电压切换电路只要输出与外围器件的端口工作电压匹配的工作电压,不仅可以满足外围器件的端口对于工作电压的要求,同时,还可以确保处理器与外围器件的通信端口之间的工作电压相互匹配,进而满足数据传输要求,因此,本申请以电压切换电路取代现有技术中使用的电平转换芯片,可以有效简化处理器的外围电路的复杂度,有助于降低系统整体成本。
-
公开(公告)号:CN114666983B
公开(公告)日:2022-08-19
申请号:CN202210576547.0
申请日:2022-05-25
Applicant: 飞腾信息技术有限公司
Abstract: 本说明书提供了一种主板、计算机系统、信号线的设计方法、装置及存储介质,其中,主板中的每组信号线包括对应连接的一组第一走线和一组第二走线,在每组第一走线中包括至少两种不同长度的第一子走线,每组第二走线中包括至少两种不同长度的第二子走线,第一子走线和第二子走线对应连接,且每组信号线各自对应的总实际长度或总等效长度相同,在保证了信号线的长度等长的基础上,无需保证各第一子走线彼此等长,也无需保证第二子走线彼此等长,有利于降低信号线设计难度。同时无需分别按照同组第一子走线和第二子走线中的最长走线分别绕线,也有利于减少信号线的总长度,较短的信号线也可以降低信号线密度,降低信号线之间的彼此干扰。
-
公开(公告)号:CN114915141A
公开(公告)日:2022-08-16
申请号:CN202210545927.8
申请日:2022-05-19
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提供了一种供电系统及供电方法,有利于保证处理器供电电压的稳定性。该供电系统包括:控制电路,以及依次相连的功率电路和处理器,控制电路包括第一端口和第二端口,处理器包括电压检测端;其中,控制电路和功率电路通过第一端口相连;第二端口和电压检测端相连;控制电路用于输出调制信号,调制信号用于调整功率电路的开关频率;功率电路用于接收调制信号,并基于调制信号输出为处理器供电的供电电压;处理器用于在供电电压的作用下,向控制电路反馈检测电压;控制电路还用于基于检测电压执行以下操作:响应于检测电压低于第一预设电压,将功率电路的开关频率升高至第一开关频率,以减少处理器的供电电压的跌落量。
-
公开(公告)号:CN114817127A
公开(公告)日:2022-07-29
申请号:CN202210412708.2
申请日:2022-04-19
Applicant: 飞腾信息技术有限公司
IPC: G06F15/78 , H01L23/538
Abstract: 本申请提供一种数据通信方法、片上系统以及计算机设备,涉及芯片技术领域。其中,该片上系统包括:封装基板、设置于封装基板上的主处理器、与主处理器相连的金属走线,封装基板包括交替堆叠的参考层和介质层,金属走线设置于封装基板的表面或介质层内;金属走线,用于在片上系统与外部设备之间的距离和/或位置满足预设条件时,产生感应磁场以为主处理器进行供电;主处理器处于供电状态的情况下,用于向外部设备发送信息固化请求;主处理器,还用于接收外部设备响应信息固化请求所发送的固化信息。相较于现有技术来说,无需外部机台给片上系统进行供电即可实现对片上系统中主处理器的固化操作,可以提高信息固化操作的灵活性和高效性。
-
公开(公告)号:CN114814537A
公开(公告)日:2022-07-29
申请号:CN202210407307.8
申请日:2022-04-18
Applicant: 飞腾信息技术有限公司
IPC: G01R31/28
Abstract: 本申请提供了一种定位装置和定位方法,用于定位电路板和绝缘垫,定位装置包括:第一定位臂;第二定位臂,与所述第一定位臂转动连接;多个定位组件,分别滑动的设置在所述第一定位臂和所述第二定位臂上;其中,所述第一定位臂和所述第二定位臂能进行多个角度的定位,以使所述第一定位臂和所述第二定位臂之间具有不同的夹角;所述定位组件能在所述第一定位臂和所述第二定位臂的多个位置进行定位;被定位的多个所述定位组件能穿过所述电路板和所述绝缘垫上的多个定位孔并与所述定位孔匹配。上述定位装置,能够使绝缘垫更加精准的粘贴到电路板上,以提升芯片的测试性能。
-
公开(公告)号:CN114420661B
公开(公告)日:2022-07-15
申请号:CN202210308497.8
申请日:2022-03-28
Applicant: 飞腾信息技术有限公司
IPC: H01L23/488 , H01L25/04 , H01L23/64 , H01L21/60
Abstract: 本说明书示例性实施例提供了一种集成电路封装结构、封装方法、集成电路系统及电子设备,该集成电路封装结构包括第一基板、球栅阵列、集成电路部件和第一电容,该第一电容通过焊盘与第一基板连接,同时通过第一基板上的互联走线与至少两个接触焊球连接,实现与集成电路部件的电连接,使得第一电容可以在集成电路部件的核心电源出现波动时,为核心电源提供能量,减少或消除核心电源的波动,优化了集成电路封装结构的性能。另外,球栅阵列包括的多个接触焊球在第一基板的第一区域中的设置密度小于在第二区域中的设置密度,使得第一区域中有更多的空间来设置第一电容,增加了第一电容的可设置数量,使得第一电容可以更好地发挥对核心电源的稳压功能。
-
公开(公告)号:CN114464585B
公开(公告)日:2022-07-12
申请号:CN202210376468.5
申请日:2022-04-12
Applicant: 飞腾信息技术有限公司
IPC: H01L23/49
Abstract: 本发明提供了一种半导体基板、半导体器件、集成电路系统和电子设备,其中,半导体基板包括基板主体以及位于基板主体第一侧的多个第一管脚;基板主体的第二侧可封装芯片,第二侧与第一侧相对设置;基板主体的第一侧表面至少包括第一区域和第二区域,第一区域内的第一管脚包括电源管脚和接地管脚,电源管脚和接地管脚可分别与去耦电容的两端电连接,第一区域内的第一管脚的分布密度由去耦电容的尺寸和数量决定;第二区域内的第一管脚的分布密度大于第一区域内的第一管脚的分布密度,以在第一区域内对应设置相应尺寸和数量的去耦电容,使得去耦电容的降噪效果满足要求的同时,缩小半导体基板的面积以及半导体器件即封装芯片的封装面积。
-
公开(公告)号:CN118821706A
公开(公告)日:2024-10-22
申请号:CN202410968600.0
申请日:2024-07-18
Applicant: 飞腾信息技术有限公司
IPC: G06F30/392 , G06F30/394 , G06F115/12
Abstract: 本申请公开了一种封装基板的模型处理方法和相关设备,包括:接收用户发送的处理指令,该处理指令包括待设置盲埋孔的区域的坐标、待设置盲埋孔的导电平面的目标属性、待设置的盲埋孔的目标类型、目标阶数、目标间距和目标坐标偏移量,基于该区域的坐标、目标间距和目标坐标偏移量,确定可与封装基板的模型中的第一布线层的目标导电平面电连接的盲埋孔的坐标,基于盲埋孔的坐标、目标类型和目标阶数,确定封装基板的模型中的第二布线层,在坐标处设置盲埋孔,并使盲埋孔连接第一布线层的目标导电平面与第二布线层的目标导电平面,从而可以自动在任意两个布线层之间设置盲埋孔,进而可以减少设计人员的工作量,提高盲埋孔的设置效率。
-
公开(公告)号:CN118468792A
公开(公告)日:2024-08-09
申请号:CN202410466825.6
申请日:2024-04-17
Applicant: 飞腾信息技术有限公司
IPC: G06F30/392 , G06F113/18
Abstract: 本申请公开了一种芯片封装结构的模型处理方法和相关设备,待处理模型包括第一区域和第二区域,第一区域设置有多个第一引脚,第二区域待设置多个第二引脚,该模型处理方法包括:接收处理指令,处理指令包括引脚信息、位置关系信息和属性信息,基于引脚信息,获得至少部分第一引脚的位置信息和属性信息;基于位置关系信息和至少部分第一引脚的位置信息,获得至少部分第二引脚的位置信息;创建至少部分第一引脚的复制品,至少部分第一引脚的复制品的位置信息与至少部分第二引脚的位置信息相同,至少部分第一引脚的复制品的属性信息与至少部分第二引脚的属性信息相同,以减少设计人员的工作量,避免因人为失误而导致出现引脚错误等问题。
-
公开(公告)号:CN117093430A
公开(公告)日:2023-11-21
申请号:CN202311309489.6
申请日:2023-10-11
Applicant: 飞腾信息技术有限公司
Abstract: 本说明书实施例提供了一种测试方法、装置、计算设备及存储介质,该测试方法通过第一配置指令,使得微控制器可以在内存测试模式下,使能所述内存自测试模块对所述存储器进行内存自测试;通过第二配置指令,使得微控制器可以在链扫描模式下,对所述链扫描模块的DFT扫描链进行链扫描测试,实现了复用微控制器在不同模式下进行链扫描和内存自测试的目的,节省了在测试过程中所需的硬件资源,降低了测试成本。
-
-
-
-
-
-
-
-
-