公开(公告)号：CN117832305A

公开(公告)日：2024-04-05

申请号：CN202410034665.8

申请日：2024-01-09

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 韩超 ,  武岩松 ,  钱驰文 ,  郭永征 ,  张玉明

IPC: H01L31/0352 ,  H01L31/0312 ,  H01L31/102

Abstract: 本发明涉及内嵌梯形浮动结的碳化硅辐照探测器包括：衬底层、第一掺杂类型外延层、多个梯形浮动结、第二掺杂类型外延层、第一欧姆接触电极、第二欧姆接触电极；将第一欧姆接触电极、第二掺杂类型外延层、第一掺杂类型外延层、衬底层和第二欧姆接触电极自上而下排列，多个梯形浮动结为通过离子注入进行掺杂的方式形成于第一掺杂类型外延层内部的梯形结构，且多个梯形浮动结的掺杂类型与第一掺杂类型外延层的掺杂类型不同；多个梯形浮动结两两之间的间距为2μm～10μm，并且多个梯形浮动结各自的上底边与相邻斜边的夹角范围为22°～90°。上述结构的碳化硅辐照探测器利用多个梯形浮动结使得其内部电场均匀化，并降低浮动结全耗尽所需工作电压，提升整体载流子收集效率，提高电荷收集效率以及探测效率。

公开(公告)号：CN114185387B

公开(公告)日：2023-04-18

申请号：CN202111243447.8

申请日：2021-10-25

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 吴勇 ,  李宇飞 ,  张艺蒙 ,  张玉明

IPC: G05F1/567

Abstract: 本发明涉及一种基于电流比较器的低功耗过温保护电路，包括：负温系数产生电路、电流比较器和整形电路，其中，负温系数产生电路的输入端连接偏置电压，输出端连接电流比较器的第一输入端；电流比较器的第二输入端连接偏置电压，输出端连接整形电路的输入端；整形电路的输出端输出过温保护控制信号；负温系数产生电路用于产生与温度负相关的电压信号；电流比较器用于比较负温系数产生电路的输出电流和基准电流；整形电路用于根据比较结果输出过温保护控制信号；电流比较器包括迟滞回路，迟滞回路的输出端与整形电路连接。本发明的电路，具有极低的静态功耗，只需给满足晶体管导通的最小偏置电流，电路即可正常工作，适合低功耗应用。

公开(公告)号：CN113467562B

公开(公告)日：2022-07-22

申请号：CN202110674626.0

申请日：2021-06-17

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 张艺蒙 ,  丁允 ,  张玉明 ,  汤晓燕 ,  宋庆文

IPC: G05F1/56

Abstract: 本发明涉及一种无运放带隙基准源，包括：PTAT电流产生电路、基准源输出电路和启动电路，其中，PTAT电流产生电路的输出端分别连接基准源输出电路的输入端和启动电路的输入端，PTAT电流产生电路用于产生与温度变化呈正相关的正温度系数电流；基准源输出电路用于产生和输出基准电压；启动电路的输出端分别连接PTAT电流产生电路的输入端和基准源输出电路的输入端，启动电路用于确保无运放带隙基准源的启动和工作。本发明的带隙基准源，在输入电压变化时，产生一个始终比输入电压低一个带隙电压的参考电压，可广泛应用在高压功率驱动电路中，而且该带隙基准源采用自偏置结构，内部电路不含运算放大器电路，大大降低了电路的功耗和复杂度。

公开(公告)号：CN112821768A

公开(公告)日：2021-05-18

申请号：CN202011584117.0

申请日：2020-12-28

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 张艺蒙 ,  孙世凯 ,  郭辉 ,  张玉明 ,  吴勇

IPC: H02M3/335

Abstract: 本发明公开了一种反激同步整流电路，包括：第一同步整流模块，用于产生与原边MOSFET的控制信号互补的副边驱动控制信号；第二同步整流模块，用于根据副边MOSFET的漏极电平和源极电平产生同步整流控制信号；同步整流信号处理模块，用于采集副边驱动控制信号的和同步整流控制信号，并根据所述副边驱动控制信号的上升沿和所述驱动控制信号的下降沿得到所述副边MOSFET的驱动信号；副边驱动模块，所述副边驱动模块用于利用驱动信号驱动所述副边MOSFET。整个反激同步整流电路可以在开始导通和关断时刻均提高反激电路的效率，既可以提高轻载时的效率也可以提高重载时的效率；同时可以抑制次级侧的电压尖峰，提高电路可靠性。

公开(公告)号：CN120033973A

公开(公告)日：2025-05-23

申请号：CN202510156220.1

申请日：2025-02-12

Applicant: 西安电子科技大学

Inventor： 孙乐嘉 ,  李玉淳 ,  张艺蒙 ,  尹昊承 ,  张玉明

IPC: H02M1/088 ,  H02M1/38

Abstract: 本发明公开了一种自取电半桥驱动电路，包括依次连接的非稳态多谐振荡器、交流转换模块、变压器以及自取电驱动模块，其中，非稳态多谐振荡器用于产生驱动所需的脉冲方波信号；交流转换模块用于将来自非稳态多谐振荡器的脉冲方波信号转换为交流方波信号；变压器用于对来自交流转换模块的交流方波信号进行电气隔离和信号放大，获得放大后的交流方波信号；自取电驱动模块用于对放大后的交流方波信号进行整流、延时以及放大信号，以对半桥式电路进行驱动。本发明由分立元件搭建的模块构成，仅包含一个独立电源，各模块均可工作在高温环境下，同时自取电的工作模式减少了电源的使用量，可以更好的在高温环境下减少热量产量，保证电路的稳定运行。

公开(公告)号：CN119758002A

公开(公告)日：2025-04-04

申请号：CN202411683163.4

申请日：2024-11-22

Applicant: 西安电子科技大学

Inventor： 孙乐嘉 ,  王胜博 ,  张玉明 ,  汤晓燕 ,  宋庆文

IPC: G01R31/26 ,  G01R1/36 ,  H03K17/0814 ,  H03K17/687

Abstract: 本发明公开了一种MOSFET和二极管的雪崩测试系统及方法，将采样模块、信号调理模块、模数转化模块、数字控制核心模块、隔离驱动模块和上位机集成在一个测试板上，实现对MOSFET和二极管的雪崩测试；利用采样模块中的阻容分压网络实现对快上升沿和下降沿的电压信号的精准采集；通过信号调理模块对采样电流、电压进行处理，实现对负电流的采集，提高了数据的精确度；相比现有技术所采用的控制MOSFET的导通时间来控制回路中的最大雪崩电流的方法，本发明采用对电流信号进行实时分析的方式，通过对电流信号的实时监测，在雪崩电流达到预设电流值时，控制MOSFET关断，从而使得获取的雪崩电流更加精准，同时也提高了效率。

公开(公告)号：CN113451221B

公开(公告)日：2025-02-18

申请号：CN202110759587.4

申请日：2021-07-05

Applicant: 西安电子科技大学芜湖研究院

Inventor： 宋庆文 ,  王浩东 ,  袁昊 ,  汤晓燕 ,  刘科宇 ,  韩超 ,  吴勇 ,  张玉明

IPC: H01L23/04 ,  H01L23/10

Abstract: 本发明公开了一种高度可调节式碳化硅功率器件封装外壳，包括：主盖、副盖和芯片承载本体；主盖，底部设有第一插接槽；副盖，顶部与第一插接槽可拆卸连接，底部设有第二插接槽；第二插接槽，与芯片承载本体的顶部可拆卸连接；芯片承载本体内设置有SiC芯片。本发明通过主盖和副盖的可拆卸连接以及副盖和芯片承载本体的可拆卸连接，在主盖和芯片承载本体之间可以将副盖拆卸或连接。当主盖和芯片承载本体之间连接副盖时，增加了SiC器件的整体高度(厚度)，从而在使用时可以对SiC芯片形成较为可靠的保护。当将副盖从主盖和芯片承载本体之间拆下时，SiC器件的整体高度较低，满足测试需求，提升了SiC器件使用和测试时的便捷性。

公开(公告)号：CN119277826A

公开(公告)日：2025-01-07

申请号：CN202411382638.6

申请日：2024-09-30

Applicant: 西安电子科技大学

Inventor： 韩超 ,  郭永征 ,  袁昊 ,  张玉明 ,  吴勇 ,  毕胜锦

IPC: H10F30/295 ,  H10F77/1226 ,  H10F77/14 ,  H10F71/00

Abstract: 本发明公开了一种内嵌超级结的沟槽型碳化硅辐照探测器及其制备方法，涉及微电子技术领域，本发明的内嵌超级结的沟槽型碳化硅辐照探测器，基于PiN结构，在第一掺杂类型外延层内间隔设置多个沟槽，沟槽内壁设置有与灵敏区不同的掺杂类型的区域，并在PiN结构中单一掺杂类型的灵敏区内部设置位于沟槽下方与灵敏区不同掺杂类型的超级结。由于引入超级结以及沟槽内壁的掺杂区域，使得灵敏区的耗尽区宽度增加，耗尽区内部的电场会使得辐照产生的电子空穴对更好的被收集，从而提高了探测器的电荷收集效率。

公开(公告)号：CN118553794B

公开(公告)日：2024-10-11

申请号：CN202411020660.6

申请日：2024-07-29

Applicant: 西安电子科技大学

Inventor： 汤晓燕 ,  张一博 ,  宋庆文 ,  袁昊 ,  杜丰羽 ,  周瑜 ,  张玉明

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种方形双不对称元胞结构UMOSFET及制备方法，该UMOSFET包括：SiC衬底；外延N‑漂移区设置在SiC衬底的上表面；P阱区设置在外延N‑漂移区的上表面；N+区设置在P阱区的上表面；P+阱区从N+区的上表面向下延伸贯穿N+区和P阱区，P+阱区对N+区和P阱区形成包围结构；沟槽栅结构包括沟槽以及设置沟槽内的栅极部分，沟槽在N+区的相邻两侧面与P+阱区的相接位置从上表面向下延伸；源极设置在N+区和P+阱区的上表面；漏极设置在SiC衬底的下表面。本发明能够有效地降低器件的比导通电阻，同时没有增加额外的芯片面积。

公开(公告)号：CN118571948A

公开(公告)日：2024-08-30

申请号：CN202411056005.6

申请日：2024-08-02

Applicant: 西安电子科技大学

Inventor： 汤晓燕 ,  张一博 ,  袁昊 ,  宋庆文 ,  杜丰羽 ,  周瑜 ,  张玉明

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种具有高抗短路能力的VDMOSFET及制备方法，属于半导体技术领域，该VDMOSFET由若干方形不对称半元胞结构组成，相邻方形不对称半元胞结构包括：衬底层；N‑外延层；第一、第二PWELL；第一、第二P+源区；第一、第二N+源区；第一、第二栅电极；第一、第二源电极；漏电极；其中，从俯视方向看：以第一N+源区的中心为对称轴，包括第一N+源区、第一PWELL和第一P+源区的半元胞结构上下、左右均为不对称；以第二N+源区的中心为对称轴，包括第二N+源区、第二PWELL和第二P+源区的半元胞结构上下、左右均为不对称。本发明通过改变器件的结构可以提升器件的短路能力、降低器件的比导通电阻。