-
公开(公告)号:CN117832318A
公开(公告)日:2024-04-05
申请号:CN202311810472.9
申请日:2023-12-25
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L31/118 , H01L31/0352
Abstract: 本发明提供了一种内嵌梯形浮动结及梯形半超级结的碳化硅辐照探测器,在探测器工作电压不变的情况下,通过在器件灵敏区内设置一层具有梯形横截面特性、不同掺杂类型的半超级结,若干层具有梯形横截面特性、不同掺杂类型的浮动结,使灵敏区体内电场均匀化,提升探测器内部场强,提升探测器的探测效率。内置梯形半超级结可以有效的提升探测器灵敏区深度,使得探测器的探测效率变高;内置梯形浮动结以及梯形半超级结可以降低探测器器件表面电场峰值,从而降低器件表面漏电,减小探测器的本征噪声;将半超级结及浮动结样貌设置为梯形可以加快浮动结、半超级结的耗尽速率,减小梯形浮动结中性区对辐生载流子收集的负面影响,实现低压下辐生载流子的全收集,从而提升探测器的探测效率。
-
公开(公告)号:CN119789499A
公开(公告)日:2025-04-08
申请号:CN202411969917.2
申请日:2024-12-30
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种碳化硅微区电荷调制终端结构,该碳化硅微区电荷调制终端结构包括:碳化硅衬底层、N‑外延层、P+区域、阳极、阴极、SiO2钝化层和P‑JTE区,P‑JTE区与P+区域相邻设置,P‑JTE区设置于N‑外延层的内部,且P‑JTE区的上表面与SiO2钝化层的底面接触,P‑JTE区包括数个JTE分区,数个JTE分区的边缘与SiO2钝化层的底面之间形成夹角,相邻两个JTE分区之间的交叠深度小于等于P+区域的深度,P‑JTE区的深度大于等于P+区域的深度。本发明的微区电荷调制终端结构对JTE边缘进行结构修正,构造斜面几何掺杂结构,形成边缘局部理想变化的电荷梯度,实现了JTE边缘电场优化,使电场均匀化。
-
公开(公告)号:CN119836047A
公开(公告)日:2025-04-15
申请号:CN202411501428.4
申请日:2024-10-25
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种内嵌浮动结的沟槽型碳化硅辐照探测器及其制备方法,包括:衬底;外延层,设置于衬底上,外延层背离衬底的一侧设置有多个沟槽,外延层内设置有多个浮动结,至少设置一列浮动结和一行浮动结;相邻沟槽之间对应至少1列浮动结,相邻沟槽之间对应至少1行浮动结;P+区,设置于外延层背离衬底的一侧,覆盖在沟槽和相邻沟槽之间的平台区上;第一电极,设置于P+区上,覆盖在P+区上;第二电极,设置于衬底背离外延层的一侧,覆盖在衬底上。本发明由于引入浮动结以及沟槽内壁的掺杂区域,使得灵敏区的耗尽区宽度增加,耗尽区内部的电场会使得辐照产生的电子空穴对更好的被收集,从而提高探测器的电荷收集效率。
-
公开(公告)号:CN117832305A
公开(公告)日:2024-04-05
申请号:CN202410034665.8
申请日:2024-01-09
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L31/0352 , H01L31/0312 , H01L31/102
Abstract: 本发明涉及内嵌梯形浮动结的碳化硅辐照探测器包括:衬底层、第一掺杂类型外延层、多个梯形浮动结、第二掺杂类型外延层、第一欧姆接触电极、第二欧姆接触电极;将第一欧姆接触电极、第二掺杂类型外延层、第一掺杂类型外延层、衬底层和第二欧姆接触电极自上而下排列,多个梯形浮动结为通过离子注入进行掺杂的方式形成于第一掺杂类型外延层内部的梯形结构,且多个梯形浮动结的掺杂类型与第一掺杂类型外延层的掺杂类型不同;多个梯形浮动结两两之间的间距为2μm~10μm,并且多个梯形浮动结各自的上底边与相邻斜边的夹角范围为22°~90°。上述结构的碳化硅辐照探测器利用多个梯形浮动结使得其内部电场均匀化,并降低浮动结全耗尽所需工作电压,提升整体载流子收集效率,提高电荷收集效率以及探测效率。
-
公开(公告)号:CN119277826A
公开(公告)日:2025-01-07
申请号:CN202411382638.6
申请日:2024-09-30
Applicant: 西安电子科技大学
IPC: H10F30/295 , H10F77/1226 , H10F77/14 , H10F71/00
Abstract: 本发明公开了一种内嵌超级结的沟槽型碳化硅辐照探测器及其制备方法,涉及微电子技术领域,本发明的内嵌超级结的沟槽型碳化硅辐照探测器,基于PiN结构,在第一掺杂类型外延层内间隔设置多个沟槽,沟槽内壁设置有与灵敏区不同的掺杂类型的区域,并在PiN结构中单一掺杂类型的灵敏区内部设置位于沟槽下方与灵敏区不同掺杂类型的超级结。由于引入超级结以及沟槽内壁的掺杂区域,使得灵敏区的耗尽区宽度增加,耗尽区内部的电场会使得辐照产生的电子空穴对更好的被收集,从而提高了探测器的电荷收集效率。
-
公开(公告)号:CN119300438A
公开(公告)日:2025-01-10
申请号:CN202411359875.0
申请日:2024-09-27
Applicant: 西安电子科技大学
Abstract: 本发明提供了一种碳化硅功率器件JTE终端结构及其制备方法,碳化硅功率器件JTE终端结构的P‑JTE区呈台阶形状设置在N‑外延层内部,且左侧与P+区域的右侧表面接触。本发明通过构造一个非常规电荷梯度变化的台阶型多区JTE结构,大幅降低表面JTE浓度、使JTE电荷在内部呈现梯度变化。该结构可以在保证宽剂量注入窗口的同时有效降低器件表面峰值电场,避免表面处的额外漏电、减小器件在表面发生提前击穿的风险,提高器件的反向耐压可靠性。此外,本发明将常规注入和弹道注入结合即可实现所需JTE结构,避免了常规制造方法中多次外延、注入的繁琐步骤,降低工艺成本和周期。
-
-
-
-
-