公开(公告)号：CN119890188A

公开(公告)日：2025-04-25

申请号：CN202510010249.9

申请日：2025-01-03

Applicant: 湖北江城实验室

Inventor： 陈翀一 ,  刘淑娟 ,  杨展頔 ,  彭昊阳

IPC: H01L23/544 ,  H01L21/66 ,  H10B80/00

Abstract: 本申请实施例公开了一种半导体结构及其测试方法，涉及半导体技术领域，能够减小半导体结构的尺寸，提高测试效率，实现半导体结构能够适用于不同性能的测试。半导体结构包括半导体基底、堆叠结构、至少一个第一测试焊盘、至少一个第二测试焊盘、至少一个第三测试焊盘和至少一个第四测试焊盘。堆叠结构包括层叠设置且相互耦接的多个测试芯片和一个导电层。导电层设置于相邻两个所述测试芯片之间，且与测试芯片耦接。导电层包括沿垂直于半导体基底和堆叠结构的层叠方向间隔设置的多个导电结构；一个第一测试焊盘通过一个导电结构与一个第二测试焊盘耦接；一个第三测试焊盘通过一个导电结构与一个第四测试焊盘耦接。

公开(公告)号：CN117976660B

公开(公告)日：2024-06-21

申请号：CN202410361538.9

申请日：2024-03-27

Applicant: 湖北江城实验室

Inventor： 杨道虹 ,  陈珍 ,  刘淑娟 ,  谢冬

IPC: H01L23/544 ,  H01L23/528 ,  H01L21/66 ,  G01R31/26

Abstract: 公开了一种半导体结构及其热测试方法，半导体结构包括：堆叠结构，堆叠结构包括测试结构以及位于测试结构相对的两侧并与测试结构接触的发热层和感测层，发热层内设置有第一导电层，感测层内设置有第二导电层，第一导电层包括第一输入端和第一输出端，第二导电层包括第二输入端和第二输出端；至少一个第一测试焊盘、至少一个第二测试焊盘、至少一个第三测试焊盘以及至少一个第四测试焊盘，分立设置在堆叠结构的上表面；多个互连结构，在堆叠结构内沿竖直方向延伸延伸；其中，第一测试焊盘和第二测试焊盘通过互连结构分别与第一输入端和第一输出端对应电连接，第三测试焊盘和第四测试焊盘通过互连结构分别与第二输入端和第二输出端对应电连接。

公开(公告)号：CN117446871A

公开(公告)日：2024-01-26

申请号：CN202311330935.1

申请日：2023-10-13

Applicant: 湖北江城实验室

Inventor： 吴洁 ,  刘淑娟 ,  汪松 ,  任小宁

IPC: C01G49/06 ,  B82Y30/00 ,  B82Y40/00

Abstract: 本公开涉及纳米材料技术领域，提供了一种二维氧化铁纳米片及其制备方法。其中，二维氧化铁纳米片的制备方法包括：首先，将云母片放置于管式炉的下游区域；然后，将氧化铁粉末和六水合氯化铁晶体混合均匀，放置于管式炉的加热区域；最后，对管式炉进行加热，通过化学气相沉积工艺，在云母片上制得二维氧化铁纳米片。

公开(公告)号：CN119761127A

公开(公告)日：2025-04-04

申请号：CN202411891660.3

申请日：2024-12-20

Applicant: 湖北江城实验室

Inventor： 陈翀一 ,  刘淑娟 ,  彭昊阳 ,  江仲开

IPC: G06F30/23

Abstract: 本公开提供一种半导体结构的设计方法、设计设备及计算机可读存储介质，其中，半导体结构的设计方法包括：调整代表性体积元内的金属线的布线方式，以获取具有不同的金属线布线方式的多个代表性体积元；对多个代表性体积元建立多个第一有限元仿真模型，并分别获取多个第一有限元仿真模型的等效材料性能；分别基于多个第一有限元仿真模型的等效材料性能以及衬底的材料性能，对待设计的半导体结构建立多个第二有限元仿真模型，并模拟多个第二有限元仿真模型在热处理过程中以及经历热处理过程后的翘曲变形情况。

公开(公告)号：CN119252743B

公开(公告)日：2025-03-07

申请号：CN202411786762.9

申请日：2024-12-05

Applicant: 湖北江城实验室

Inventor： 彭昊阳 ,  刘淑娟 ,  杨展頔 ,  王锦驰

IPC: H01L21/48 ,  H01L23/498

Abstract: 本公开实施例提供了一种半导体结构的制备方法及半导体结构，其中制备方法包括：提供衬底，在衬底的第一表面上依次形成掩埋式电源轨及器件结构。在衬底的第二表面上形成第一介质层，并至少对第一介质层执行刻蚀工艺以形成通孔结构和开口结构，开口结构位于通孔结构的周围，通孔结构暴露出掩埋式电源轨，其中，第一表面与第二表面为衬底相对设置的两个表面。执行填充工艺，以在开口结构中形成应力吸收结构，并在通孔结构中形成导电结构。

公开(公告)号：CN119252798A

公开(公告)日：2025-01-03

申请号：CN202411777712.4

申请日：2024-12-04

Applicant: 湖北江城实验室

Inventor： 彭昊阳 ,  刘淑娟 ,  江仲开 ,  王一鸣

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/532

Abstract: 本公开实施例提供了一种半导体的制备方法及半导体结构，其中，所述方法包括：在衬底的第一表面上形成凹槽结构；依次形成第一阻挡层和第一钝化层，第一阻挡层覆盖凹槽结构的侧壁和底部，第一钝化层覆盖第一阻挡层位于凹槽结构的底部的部分；将第一阻挡层与凹槽底部接触的表面定义为预设表面。在凹槽结构中形成掩埋式电源轨；在衬底的第二表面上形成通孔结构，通孔结构暴露出第一阻挡层的预设表面；其中，第一表面与第二表面为衬底相对设置的两个表。形成第二钝化层，第二钝化层位于通孔结构的底部并覆盖至少部分预设表面；在通孔结构中填充第二导电材料以形成导电结构；执行热处理工艺，以在导电结构与掩埋式电源轨之间形成目标界面。

公开(公告)号：CN114226984B

公开(公告)日：2022-11-18

申请号：CN202111478198.0

申请日：2021-12-06

Applicant: 湖北三维半导体集成创新中心有限责任公司 ,  湖北江城实验室

Inventor： 刘天建 ,  田应超 ,  曹瑞霞 ,  刘淑娟

IPC: B23K26/346 ,  B23K26/38 ,  B23K26/16 ,  B23K26/70 ,  B23K10/00 ,  B23K101/36

Abstract: 本发明提供了一种晶圆的切割方法，采用第一激光切割工艺沿所述保护液的表面向下开槽，形成从所述保护液的表面延伸至所述介质层内的第一凹槽，所述第一凹槽的边缘上方形成有熔渣；采用第二激光切割工艺沿所述第一凹槽的底面向下开槽，形成连通所述第一凹槽的第二凹槽，且所述第一凹槽的横向宽度大于所述第二凹槽的横向宽度，所述第二凹槽的边缘上方形成有熔渣；进行等离子切割工艺沿所述第二凹槽的底面向下开槽，形成第三凹槽，所述第一凹槽、所述第二凹槽及所述第三凹槽共同贯穿所述晶圆并构成切割道，同时去除所述第一凹槽和所述第二凹槽的边缘上方的熔渣。本发明有利于提高混合键合工艺的效果。

公开(公告)号：CN114589419B

公开(公告)日：2022-08-19

申请号：CN202210489798.5

申请日：2022-05-07

Applicant: 湖北三维半导体集成创新中心有限责任公司 ,  湖北江城实验室

Inventor： 田应超 ,  刘天建 ,  胡杏 ,  王逸群 ,  刘淑娟

IPC: B23K26/38

Abstract: 本公开实施例公开了一种晶圆的切割方法和激光切割装置。所述切割方法包括：提供待切割晶圆；其中，所述待切割晶圆包括多个管芯以及位于相邻的两个管芯之间的切割道；所述切割道包括沿所述切割道延伸方向并列设置的至少两个子区域；所述至少两个子区域内的材质厚度分布不同；对第一个所述子区域施加第一激光能量，以切割第一个所述子区域；其中，所述第一激光能量是根据第一个所述子区域内材质厚度分布的第一统计信息确定的；对第二个所述子区域施加第二激光能量，以切割第二个所述子区域；其中，所述第二激光能量是根据第二个所述子区域内材质厚度分布的第二统计信息确定的，所述第二激光能量和所述第一激光能量不同。