-
公开(公告)号：CN119890188A
公开(公告)日：2025-04-25
申请号：CN202510010249.9
申请日：2025-01-03
Applicant: 湖北江城实验室
IPC: H01L23/544 , H01L21/66 , H10B80/00
Abstract: 本申请实施例公开了一种半导体结构及其测试方法，涉及半导体技术领域，能够减小半导体结构的尺寸，提高测试效率，实现半导体结构能够适用于不同性能的测试。半导体结构包括半导体基底、堆叠结构、至少一个第一测试焊盘、至少一个第二测试焊盘、至少一个第三测试焊盘和至少一个第四测试焊盘。堆叠结构包括层叠设置且相互耦接的多个测试芯片和一个导电层。导电层设置于相邻两个所述测试芯片之间，且与测试芯片耦接。导电层包括沿垂直于半导体基底和堆叠结构的层叠方向间隔设置的多个导电结构；一个第一测试焊盘通过一个导电结构与一个第二测试焊盘耦接；一个第三测试焊盘通过一个导电结构与一个第四测试焊盘耦接。
-
公开(公告)号：CN119252798B
公开(公告)日：2025-04-01
申请号：CN202411777712.4
申请日：2024-12-04
Applicant: 湖北江城实验室
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 本公开实施例提供了一种半导体的制备方法及半导体结构，其中，所述方法包括：在衬底的第一表面上形成凹槽结构；依次形成第一阻挡层和第一钝化层，第一阻挡层覆盖凹槽结构的侧壁和底部，第一钝化层覆盖第一阻挡层位于凹槽结构的底部的部分；将第一阻挡层与凹槽底部接触的表面定义为预设表面。在凹槽结构中形成掩埋式电源轨；在衬底的第二表面上形成通孔结构，通孔结构暴露出第一阻挡层的预设表面；其中，第一表面与第二表面为衬底相对设置的两个表。形成第二钝化层，第二钝化层位于通孔结构的底部并覆盖至少部分预设表面；在通孔结构中填充第二导电材料以形成导电结构；执行热处理工艺，以在导电结构与掩埋式电源轨之间形成目标界面。
-
-
Patent Agency Ranking
公开(公告)号：CN119581459A
公开(公告)日：2025-03-07
申请号：CN202411711717.7
申请日：2024-11-27
Applicant: 湖北江城实验室
IPC: H01L23/544 , H01L23/538 , H01L21/768 , G01L5/00
Abstract: 本申请实施例提供一种半导体封装结构及其制造方法。其中，半导体封装结构包括堆叠设置的多个半导体芯片；至少一个半导体芯片包括沿多个不同方向布置的多个应力检测结构；应力检测结构位于半导体芯片的互连结构中；多个半导体芯片包括穿过至少一个半导体芯片且与应力检测结构连接的引出结构；引出结构将应力检测结构引出至多个半导体芯片的顶部或者底部。
-
公开(公告)号：CN119252743A
公开(公告)日：2025-01-03
申请号：CN202411786762.9
申请日：2024-12-05
Applicant: 湖北江城实验室
IPC: H01L21/48 , H01L23/498
Abstract: 本公开实施例提供了一种半导体结构的制备方法及半导体结构，其中制备方法包括：提供衬底，在衬底的第一表面上依次形成掩埋式电源轨及器件结构。在衬底的第二表面上形成第一介质层，并至少对第一介质层执行刻蚀工艺以形成通孔结构和开口结构，开口结构位于通孔结构的周围，通孔结构暴露出掩埋式电源轨，其中，第一表面与第二表面为衬底相对设置的两个表面。执行填充工艺，以在开口结构中形成应力吸收结构，并在通孔结构中形成导电结构。
-
公开(公告)号：CN119761127A
公开(公告)日：2025-04-04
申请号：CN202411891660.3
申请日：2024-12-20
Applicant: 湖北江城实验室
IPC: G06F30/23
Abstract: 本公开提供一种半导体结构的设计方法、设计设备及计算机可读存储介质，其中，半导体结构的设计方法包括：调整代表性体积元内的金属线的布线方式，以获取具有不同的金属线布线方式的多个代表性体积元；对多个代表性体积元建立多个第一有限元仿真模型，并分别获取多个第一有限元仿真模型的等效材料性能；分别基于多个第一有限元仿真模型的等效材料性能以及衬底的材料性能，对待设计的半导体结构建立多个第二有限元仿真模型，并模拟多个第二有限元仿真模型在热处理过程中以及经历热处理过程后的翘曲变形情况。
-
公开(公告)号：CN119252743B
公开(公告)日：2025-03-07
申请号：CN202411786762.9
申请日：2024-12-05
Applicant: 湖北江城实验室
IPC: H01L21/48 , H01L23/498
Abstract: 本公开实施例提供了一种半导体结构的制备方法及半导体结构，其中制备方法包括：提供衬底，在衬底的第一表面上依次形成掩埋式电源轨及器件结构。在衬底的第二表面上形成第一介质层，并至少对第一介质层执行刻蚀工艺以形成通孔结构和开口结构，开口结构位于通孔结构的周围，通孔结构暴露出掩埋式电源轨，其中，第一表面与第二表面为衬底相对设置的两个表面。执行填充工艺，以在开口结构中形成应力吸收结构，并在通孔结构中形成导电结构。
-
公开(公告)号：CN119252798A
公开(公告)日：2025-01-03
申请号：CN202411777712.4
申请日：2024-12-04
Applicant: 湖北江城实验室
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 本公开实施例提供了一种半导体的制备方法及半导体结构，其中，所述方法包括：在衬底的第一表面上形成凹槽结构；依次形成第一阻挡层和第一钝化层，第一阻挡层覆盖凹槽结构的侧壁和底部，第一钝化层覆盖第一阻挡层位于凹槽结构的底部的部分；将第一阻挡层与凹槽底部接触的表面定义为预设表面。在凹槽结构中形成掩埋式电源轨；在衬底的第二表面上形成通孔结构，通孔结构暴露出第一阻挡层的预设表面；其中，第一表面与第二表面为衬底相对设置的两个表。形成第二钝化层，第二钝化层位于通孔结构的底部并覆盖至少部分预设表面；在通孔结构中填充第二导电材料以形成导电结构；执行热处理工艺，以在导电结构与掩埋式电源轨之间形成目标界面。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.016 seconds)
