-
公开(公告)号:CN207441705U
公开(公告)日:2018-06-01
申请号:CN201721428381.9
申请日:2017-10-30
Applicant: 桂林电子科技大学 , 桂林斯壮微电子有限责任公司
IPC: H01L29/78 , H01L29/20 , H01L29/423 , H01L21/336 , H01L21/28
Abstract: 本实用新型公开了一种能够提高栅控能力以及减小短沟道效应的硅基InGaAs沟道双栅MOSFET器件。所述硅基InGaAs沟道双栅MOSFET器件包括单晶硅衬底、介质键合层、隔离层、背栅电极、背栅介质层、背栅界面控制层、InGaAs沟道层、上界面控制层、III-V族半导体源漏层、源漏金属层、顶栅介质层、顶栅电极;采用该硅基InGaAs沟道双栅MOSFET器件能够提高MOSFET器件的栅控能力,满足高性能III-V族CMOS技术要求。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN206422040U
公开(公告)日:2017-08-18
申请号:CN201720041157.8
申请日:2017-01-13
Applicant: 桂林电子科技大学
IPC: H01L21/335 , H01L29/778 , H01L29/06 , H01L29/20
Abstract: 本实用新型公开一种III‑V族半导体MOSHEMT器件,其组分渐变缓冲层降低III‑V半导体之间晶格失配,减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度,并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率,降低了沟道的方块电阻。本实用新型具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。
-
公开(公告)号:CN207441658U
公开(公告)日:2018-06-01
申请号:CN201721409390.3
申请日:2017-10-30
Applicant: 桂林电子科技大学
IPC: H01L21/20
Abstract: 本实用新型公开了一种键合晶圆的结构,主要解决现有技术键合强度低以及键合的空隙率高的技术问题。该键合晶圆的结构为包括第一晶圆和第二晶圆,所述第二晶圆位于第一晶圆的上方,所述第一晶圆与第二晶圆之间设置有中间层,所述中间层包括气体通道和三氧化二铝层,所述气体通道设置在三氧化二铝层内,且气体通道横向贯穿三氧化二铝层的技术方案,该键合晶圆的结构,实现了晶圆之间空隙小、键合强度高,以及基于SOI结构制造的器件散热性好;能够用于晶圆的低温键合。(ESM)同样的发明创造已同日申请发明专利
-
-