公开(公告)号：CN105161398A

公开(公告)日：2015-12-16

申请号：CN201510394642.9

申请日：2015-07-07

Applicant: 桂林电子科技大学

Inventor： 李海鸥 ,  林子曾 ,  曹明民 ,  王盛凯 ,  刘洪刚 ,  李琦 ,  肖功利 ,  高喜 ,  曹卫平

IPC: H01L21/02

CPC classification number: H01L21/02052

Abstract: 本发明公开了一种GaAs(111)晶圆的清洗方法。该方法为：将GaAs(111)衬底用有机溶剂处理以除去表面油污及有机物；然后置于双氧水中浸泡，取出，去离子水清洗后再置于盐酸中浸泡，取出，去离子水清洗；所得GaAs(111)衬底重复双氧水浸泡—去离子水清洗—盐酸浸泡—去离子水清洗步骤至少1次。本发明先用双氧水牺牲氧化GaAs(111)表面，得到规整的自然氧化层；再用盐酸腐蚀，由于GaAs表面的自然氧化层是规整的，因而可以有效去除表面质量不好的GaAs缺陷，使GaAs表面氧化物数量和粗糙度都大幅下降。采用该清洗方法配合硫化铵溶液钝化，可长时间的阻挡空气中氧气对洁净GaAs(111)表面的氧化。

公开(公告)号：CN104966673A

公开(公告)日：2015-10-07

申请号：CN201510393302.4

申请日：2015-07-07

Applicant: 桂林电子科技大学

Inventor： 李海鸥 ,  曹明民 ,  林子曾 ,  王盛凯 ,  刘洪刚 ,  李琦 ,  肖功利 ,  高喜 ,  曹卫平

IPC: H01L21/336 ,  H01L21/321 ,  H01L21/314

CPC classification number: H01L29/66477 ,  H01L21/321

Abstract: 本发明公开了一种改善Al2O3/InP MOS电容界面特性及漏电特性的界面钝化方法。该方法包括对衬底表面进行N2等离子体处理步骤和栅介质沉积步骤，所述对衬底进行N2等离子体处理步骤和栅介质沉积步骤均在TFS 200原子层沉积系统中进行，其中：对衬底表面进行N2等离子体处理步骤是将衬底置于TFS 200原子层沉积系统的腔体中，利用TFS 200原子层沉积系统自带的等离子体发生器产生N2等离子体对衬底表面进行N2等离子体处理；栅介质沉积步骤是将N2等离子体处理后的衬底在原位沉积栅介质。采用该方法可以有效钝化边界缺陷及Al2O3/InP界面的界面缺陷，还可以降低栅漏电流。

公开(公告)号：CN106783613B

公开(公告)日：2022-12-13

申请号：CN201710026316.1

申请日：2017-01-13

Applicant: 桂林电子科技大学

Inventor： 李海鸥 ,  马磊 ,  李思敏 ,  首照宇 ,  李琦 ,  王盛凯 ,  陈永和 ,  张法碧 ,  肖功利 ,  傅涛 ,  李跃 ,  常虎东 ,  孙兵 ,  刘洪刚

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/06 ,  H01L29/20

Abstract: 本发明公开一种III‑V族半导体MOSHEMT器件及其制备方法，其组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率，降低了沟道的方块电阻。本发明具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。

公开(公告)号：CN106783613A

公开(公告)日：2017-05-31

申请号：CN201710026316.1

申请日：2017-01-13

Applicant: 桂林电子科技大学

Inventor： 李海鸥 ,  马磊 ,  李思敏 ,  首照宇 ,  李琦 ,  王盛凯 ,  陈永和 ,  张法碧 ,  肖功利 ,  傅涛 ,  李跃 ,  常虎东 ,  孙兵 ,  刘洪刚

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/06 ,  H01L29/20

CPC classification number: H01L29/66431 ,  H01L29/0684 ,  H01L29/20 ,  H01L29/7786

Abstract: 本发明公开一种III‑V族半导体MOSHEMT器件及其制备方法，其组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率，降低了沟道的方块电阻。本发明具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。

公开(公告)号：CN206422040U

公开(公告)日：2017-08-18

申请号：CN201720041157.8

申请日：2017-01-13

Applicant: 桂林电子科技大学

Inventor： 李海鸥 ,  马磊 ,  李思敏 ,  首照宇 ,  李琦 ,  王盛凯 ,  陈永和 ,  张法碧 ,  肖功利 ,  傅涛 ,  李跃 ,  常虎东 ,  孙兵 ,  刘洪刚

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/06 ,  H01L29/20

Abstract: 本实用新型公开一种III‑V族半导体MOSHEMT器件，其组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率，降低了沟道的方块电阻。本实用新型具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。