-
公开(公告)号:CN105593996B
公开(公告)日:2019-01-08
申请号:CN201480054234.2
申请日:2014-09-15
Abstract: 碳化硅半导体装置,具有衬底(1)、漂移层(2)、电流分散层(3)、基体区域(4)、源区(5)、沟槽(7)、栅绝缘膜(8)、栅电极(9)、源电极(12)、漏电极(14)和底层(10)。上述电流分散层形成在上述漂移层之上,并且,与上述漂移层相比第1导电型杂质浓度较高。上述底层具有第2导电型,配置在比上述基体区域靠下方,将上述沟槽的底部的角部包含在内而覆盖上述沟槽的底部,并被设置为上述电流分散层以上的深度。
-
公开(公告)号:CN104969348B
公开(公告)日:2017-09-12
申请号:CN201380071969.1
申请日:2013-12-19
CPC classification number: H01L29/1608 , H01L21/761 , H01L27/088 , H01L29/0615 , H01L29/0642 , H01L29/1095 , H01L29/66068 , H01L29/7813 , H01L29/7815
Abstract: 碳化硅半导体装置具备元件分离层(14)和电场缓和层(15)。元件分离层在主单元区域(Rm)与感测单元区域(Rs)之间,从基极区域(3)的表面形成至比所述基极区域更深,分离为所述主单元区域侧和所述感测单元区域侧。电场缓和层从所述基极区域的底部形成至比所述元件分离层更深的位置。所述电场缓和层被分离为所述主单元区域侧和所述感测单元区域侧,在所述电场缓和层的分离部分的内侧配置有所述元件分离层的至少一部分。
-
公开(公告)号:CN108346700B
公开(公告)日:2021-10-12
申请号:CN201810067250.5
申请日:2018-01-23
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种半导体装置,其能够抑制表面电极的裂纹并且减轻半导体基板的应力。该半导体装置具有:半导体基板;覆盖所述半导体基板的表面的表面电极;覆盖所述表面电极的表面的一部分的绝缘保护膜;以及对横跨从所述绝缘保护膜的表面至所述表面电极的表面的范围进行覆盖的焊接用金属膜。所述表面电极具有:配置在所述半导体基板上的第一金属膜;与所述第一金属膜的表面接触且具有比所述第一金属膜更高的拉伸强度的第二金属膜;以及第三金属膜,其与所述第二金属膜的表面接触,具有与所述第二金属膜相比较低而与所述第一金属膜相比较高的拉伸强度。
-
公开(公告)号:CN104380471B
公开(公告)日:2017-10-27
申请号:CN201380031045.9
申请日:2013-06-06
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5),该沟槽(5a)形成在单元区域中,由低浓度区域(5b)构成p型柱,并且由高浓度区域(5c)构成p+型深层。由此,能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造,所以实现了导通电阻的降低。此外,通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位,所以能够缓和对栅极绝缘膜(8)施加的电场,能够防止栅极绝缘膜(8)被破坏。因此,SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
-
公开(公告)号:CN106165103A
公开(公告)日:2016-11-23
申请号:CN201580018706.3
申请日:2015-02-10
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
CPC classification number: H01L29/7811 , H01L21/761 , H01L29/06 , H01L29/0619 , H01L29/0623 , H01L29/0649 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/12 , H01L29/408 , H01L29/4236 , H01L29/66734 , H01L29/7397 , H01L29/7813
Abstract: 提供一种能实现更高耐压的半导体器件及其制造方法。所提供的半导体器件具有:p型的第四区,其与栅极沟槽的下端相接;终端沟槽,其在第二区的外侧形成于半导体基板的表面;p型的下端p型区,其与终端沟槽的下端相接;p型的侧面p型区,其与终端沟槽的外周侧的侧面相接,且与下端p型区相连,并在半导体基板的表面露出;p型的多个保护环区,其形成于比侧面p型区靠外周侧处,且在表面露出。
-
公开(公告)号:CN104969348A
公开(公告)日:2015-10-07
申请号:CN201380071969.1
申请日:2013-12-19
CPC classification number: H01L29/1608 , H01L21/761 , H01L27/088 , H01L29/0615 , H01L29/0642 , H01L29/1095 , H01L29/66068 , H01L29/7813 , H01L29/7815
Abstract: 碳化硅半导体装置具备元件分离层(14)和电场缓和层(15)。元件分离层在主单元区域(Rm)与感测单元区域(Rs)之间,从基极区域(3)的表面形成至比所述基极区域更深,分离为所述主单元区域侧和所述感测单元区域侧。电场缓和层从所述基极区域的底部形成至比所述元件分离层更深的位置。所述电场缓和层被分离为所述主单元区域侧和所述感测单元区域侧,在所述电场缓和层的分离部分的内侧配置有所述元件分离层的至少一部分。
-
公开(公告)号:CN103975440A
公开(公告)日:2014-08-06
申请号:CN201280060472.5
申请日:2012-12-06
CPC classification number: H01L29/7813 , H01L29/1095 , H01L29/42368 , H01L29/512 , H01L29/513
Abstract: 一种垂直MOSFET,其包括:半导体衬底,所述半导体衬底包括漏极层、漂移层、主体层和源极层;以及沟槽栅极,其从所述半导体衬底的上表面穿透所述源极层和所述主体层并且到达所述漂移层。所述沟槽栅极包括栅电极;第一绝缘膜,其布置于形成在所述半导体衬底中的沟槽的底表面上;第二绝缘膜,其至少布置在所述沟槽的侧表面上,并且与所述主体层接触;以及第三绝缘膜,其布置在所述栅电极和所述第二绝缘膜之间,并且由介电常数比所述第二绝缘膜的介电常数高的材料形成。
-
公开(公告)号:CN102376709A
公开(公告)日:2012-03-14
申请号:CN201110241326.X
申请日:2011-08-17
IPC: H01L27/06 , H01L29/06 , H01L29/10 , H01L29/861 , H01L29/739
CPC classification number: H01L29/1095 , H01L29/0696 , H01L29/407 , H01L29/7397 , H01L29/8613
Abstract: 在一种半导体器件中,IGBT单元(10)包括穿过半导体衬底(32)的基底层(31)到达半导体衬底(32)的漂移层(30)的沟槽(35),沟槽(35)内表面上的栅极绝缘膜(36),栅极绝缘膜(36)上的栅极电极(37a),基底层(31)表面部分中的第一导电类型的发射极区(38),以及基底层(31)表面部分中第二导电类型的第一接触区(39)。IGBT单元还包括设置于基底层(31)之内的第一导电类型的浮置层(40),以将基底层(31)分成包括发射极区(38)和第一接触区(39)的第一部分以及与漂移层(30)相邻的第二部分,以及被设置成覆盖栅极电极(37a)的末端的层间绝缘膜(41)。二极管单元(20)包括基底层(31)的表面部分中的第二导电类型的第二接触区(42)。
-
-
-
-
-
-
-