碳化硅半导体装置
    11.
    发明授权

    公开(公告)号:CN105593996B

    公开(公告)日:2019-01-08

    申请号:CN201480054234.2

    申请日:2014-09-15

    Abstract: 碳化硅半导体装置,具有衬底(1)、漂移层(2)、电流分散层(3)、基体区域(4)、源区(5)、沟槽(7)、栅绝缘膜(8)、栅电极(9)、源电极(12)、漏电极(14)和底层(10)。上述电流分散层形成在上述漂移层之上,并且,与上述漂移层相比第1导电型杂质浓度较高。上述底层具有第2导电型,配置在比上述基体区域靠下方,将上述沟槽的底部的角部包含在内而覆盖上述沟槽的底部,并被设置为上述电流分散层以上的深度。

    半导体装置及其制造方法

    公开(公告)号:CN108346700B

    公开(公告)日:2021-10-12

    申请号:CN201810067250.5

    申请日:2018-01-23

    Abstract: 本发明提供一种半导体装置,其能够抑制表面电极的裂纹并且减轻半导体基板的应力。该半导体装置具有:半导体基板;覆盖所述半导体基板的表面的表面电极;覆盖所述表面电极的表面的一部分的绝缘保护膜;以及对横跨从所述绝缘保护膜的表面至所述表面电极的表面的范围进行覆盖的焊接用金属膜。所述表面电极具有:配置在所述半导体基板上的第一金属膜;与所述第一金属膜的表面接触且具有比所述第一金属膜更高的拉伸强度的第二金属膜;以及第三金属膜,其与所述第二金属膜的表面接触,具有与所述第二金属膜相比较低而与所述第一金属膜相比较高的拉伸强度。

    半导体器件
    17.
    发明公开

    公开(公告)号:CN103975440A

    公开(公告)日:2014-08-06

    申请号:CN201280060472.5

    申请日:2012-12-06

    Abstract: 一种垂直MOSFET,其包括:半导体衬底,所述半导体衬底包括漏极层、漂移层、主体层和源极层;以及沟槽栅极,其从所述半导体衬底的上表面穿透所述源极层和所述主体层并且到达所述漂移层。所述沟槽栅极包括栅电极;第一绝缘膜,其布置于形成在所述半导体衬底中的沟槽的底表面上;第二绝缘膜,其至少布置在所述沟槽的侧表面上,并且与所述主体层接触;以及第三绝缘膜,其布置在所述栅电极和所述第二绝缘膜之间,并且由介电常数比所述第二绝缘膜的介电常数高的材料形成。

Patent Agency Ranking