-
公开(公告)号：CN1992369B
公开(公告)日：2012-10-03
申请号：CN200610156237.4
申请日：2006-12-27
Applicant: 株式会社半导体能源研究所
CPC classification number: G11C8/08 , B82Y10/00 , G11C8/10 , G11C13/0014 , G11C13/0028 , G11C2213/80 , H01L27/285 , H01L51/0035 , H01L51/0036 , H01L51/0038 , H01L51/0039 , H01L51/0052 , H01L51/0054 , H01L51/0059 , H01L51/007 , H01L51/0078 , H01L51/0081
Abstract: 本发明的目的在于提供一种具有更高功能和可靠性的存储元件的半导体器件、以及一种技术即以低成本及高成品率制造所述半导体器件而不会使工艺和器件复杂化。作为存储元件的形状，使用如下形状：其周边具有凹凸部的矩形；具有一个或多个弯曲部分的“之”字形形状；梳齿形；以及其内部具有开口(空间)的环形等。此外，还可以使用长边和短边的比率大的长方形、长径和短径的比率大的椭圆形等。
-
公开(公告)号：CN102569362A
公开(公告)日：2012-07-11
申请号：CN201110447978.9
申请日：2011-12-28
Applicant: 株式会社半导体能源研究所
IPC: H01L29/10 , H01L27/115 , G11C11/4063
CPC classification number: H01L27/1156 , G11C11/404 , H01L27/1225
Abstract: 本发明涉及存储设备、存储模块及电子设备。第一晶体管包括作为源极和漏极的第一和第二电极，以及与第一沟道形成区重叠的第一栅电极，在第一沟道形成区和第一栅电极之间设置绝缘膜。第二晶体管包括作为源极和漏极的第三和第四电极，以及第二沟道形成区，该第二沟道形成区设置在第二栅电极和第三栅电极之间，且在该第二沟道形成区和该第二栅电极之间以及在该第二沟道形成区和该第三栅电极之间设置有绝缘膜。所述第一和第二沟道形成区包含氧化物半导体，且所述第二电极连接于所述第二栅电极。
-
公开(公告)号：CN101529591B
公开(公告)日：2012-06-27
申请号：CN200780039505.7
申请日：2007-10-22
Applicant: 株式会社半导体能源研究所
IPC: H01L27/10
CPC classification number: H01L27/112 , G11C17/16 , H01L21/84 , H01L27/105 , H01L27/11206 , H01L27/11286 , H01L27/12
Abstract: 本发明提供一种对于写入和读出可利用相同的电压值对存储元件进行操作的存储器件的结构。本发明涉及一种存储器件，其包括存储元件和将施加到存储元件的用于写入(或读出)的电压的极性改变成与用于读出(或写入)的电压的极性不同极性的电路。存储元件包括第一导电层、形成于第一导电层之上的硅膜、以及形成于硅膜之上的第二导电层。存储元件的第一导电层与第二导电层是使用不同的材料形成的。
-
公开(公告)号：CN102163546A
公开(公告)日：2011-08-24
申请号：CN201110056961.0
申请日：2006-05-30
Applicant: 株式会社半导体能源研究所
Inventor： 斋藤利彦
IPC: H01L21/02 , G11C5/02 , G11C8/08 , H01L21/8239 , H01L27/105 , H01L27/12
CPC classification number: H01L27/28 , G11C5/025 , G11C8/08 , H01L27/105 , H01L27/1052 , H01L27/12 , H01L27/1214 , H01L27/1255 , H01L28/40
Abstract: 本发明提供了一种半导体器件及其制造方法，其目的在于减小半导体器件中的电路中电容器所占据的面积，并在于使其上安装电容器和有机存储器的半导体器件小型化。使用外围电路中包含的有机存储器和电容器，其中将与用于有机存储器的含有机化合物层相同的材料用作电介质。这里，外围电路指至少具有电容器的电路，诸如谐振电路、电源电路、升压电路、DA转换器或保护电路。此外，其中将半导体用作电介质的电容器以及其中与含有机化合物层相同的材料用作电介质的电容器上可设置于同一基片。在这种情况中，期望其中与含有机化合物层相同的材料用作电介质的电容器和其中半导体用作电介质的电容器相互并联。
-
公开(公告)号：CN100507941C
公开(公告)日：2009-07-01
申请号：CN200410081835.0
申请日：2004-12-17
Applicant: 株式会社半导体能源研究所
IPC: G06K19/077 , H01L27/08
CPC classification number: G06K19/0701 , G06K19/0723
Abstract: 在无电池RFID芯片中业已存在的问题是，在天线受到强电磁场作用时会产生出高电压AC信号，因此，通过对AC信号整流所得到的DC电压也成为高电压。因此，出现了逻辑电路和时钟发生器电路的发热或元件损坏。本发明采取了如下措施：将通过AC信号整流所产生的DC电压与参考电压在比较电路中进行比较，并在DC电压更高时使开关元件转至ON以便将电容量加到天线电路上。因此，天线谐振点改变，其再衰减天线电路中产生的AC信号，从而抑制DC电压。
-
Patent Agency Ranking
公开(公告)号：CN1971592A
公开(公告)日：2007-05-30
申请号：CN200610162510.4
申请日：2006-11-24
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L27/1266 , B82Y10/00 , G06K19/07749 , G11C13/0014 , G11C13/004 , G11C13/0069 , G11C2213/79 , H01L27/12 , H01L27/1214 , H01L51/0591
Abstract: 本发明旨在谋求在芯片中占有很大的面积的存储区域的成本降低，以抑制整个芯片的制造成本。本发明的技术要点如下：在由薄膜构成的无线芯片所具备的有机存储器中，利用以有线连接输入的信号进行数据写入，并利用无线信号进行读出。使用基于有线连接的信号而产生的指定地址的信号分别选择构成有机存储器的位线及字线，并且对被选择的存储元件施加电压。像这样，进行写入。另外，读出是使用根据无线信号而产生的时钟信号等来进行的。
-
公开(公告)号：CN112313792A
公开(公告)日：2021-02-02
申请号：CN201980040236.9
申请日：2019-06-13
Applicant: 株式会社半导体能源研究所
IPC: H01L21/8242 , H01L21/8239 , H01L27/105 , H01L27/108 , H01L27/1156 , H01L29/786
Abstract: 提供一种新颖的存储装置。本发明的一个方式是包括多个存储单元的存储装置，一个存储单元包括第一晶体管及第二晶体管。第一晶体管的源极及漏极中的一个通过节点SN电连接到第二晶体管的栅极。通过第一晶体管写入的信息保持在节点SN中。通过使用OS晶体管作为第一晶体管，不需要形成保持电容器。通过在存储单元外侧设置低相对介电常数区域，可以降低来自外部的噪声，实现稳定工作。
-
公开(公告)号：CN102569362B
公开(公告)日：2016-03-16
申请号：CN201110447978.9
申请日：2011-12-28
Applicant: 株式会社半导体能源研究所
IPC: H01L29/10 , H01L27/115 , G11C11/4063
CPC classification number: H01L27/1156 , G11C11/404 , H01L27/1225
Abstract: 本发明涉及存储设备、存储模块及电子设备。第一晶体管包括作为源极和漏极的第一和第二电极，以及与第一沟道形成区重叠的第一栅电极，在第一沟道形成区和第一栅电极之间设置绝缘膜。第二晶体管包括作为源极和漏极的第三和第四电极，以及第二沟道形成区，该第二沟道形成区设置在第二栅电极和第三栅电极之间，且在该第二沟道形成区和该第二栅电极之间以及在该第二沟道形成区和该第三栅电极之间设置有绝缘膜。所述第一和第二沟道形成区包含氧化物半导体，且所述第二电极连接于所述第二栅电极。
-
公开(公告)号：CN101739584B
公开(公告)日：2014-08-06
申请号：CN200910175791.0
申请日：2004-12-20
Applicant: 株式会社半导体能源研究所
CPC classification number: G06K19/0713 , G06K19/0723 , Y10T307/492
Abstract: 本发明涉及半导体器件。本发明提供了一种电路，该电路可以在具有非接触ID芯片的半导体器件包括需要比逻辑电路所需的电压更高电压的电路情况下实现稳定升压。通过将从天线输入的交流信号直接输入或通过逻辑电路输入到电荷泵，该电荷泵可以以稳定频率工作，该频率不会受到元件变化和环境温度的影响，从而实现稳定升压。
-
公开(公告)号：CN102165533A
公开(公告)日：2011-08-24
申请号：CN200980139398.4
申请日：2009-09-11
Applicant: 株式会社半导体能源研究所
IPC: G11C29/04
CPC classification number: G11C29/44 , G11C16/3459 , G11C16/349 , G11C29/4401 , G11C29/808 , G11C2029/0409 , G11C2029/0411 , G11C2029/4402
Abstract: 实现带缺陷校正的方便和快速的存储器访问。在半导体存储器件的备用存储器中，设置存储校正缺陷次数的冗余存储器单元阵列。当从外部接收信号时，将该信号切换至冗余存储器单元阵列，并判断校正缺陷的数目。然后，基于判断结果，确定继续带缺陷存储单元的判断或结束判断以将数据写至主存储器单元。通过提供存储校正缺陷次数的冗余存储器单元阵列，能以这种方式快速地观察校正缺陷的状态。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.028 seconds)
