公开(公告)号：CN102498561B

公开(公告)日：2014-12-10

申请号：CN200980161479.4

申请日：2009-09-17

Applicant: 株式会社东芝

Inventor： 松下大介 ,  加藤弘一 ,  三谷祐一郎

IPC: H01L21/8247 ,  H01L21/316 ,  H01L21/336 ,  H01L27/115 ,  H01L29/78 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L29/7926 ,  G11C16/0466 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02312 ,  H01L21/28282 ,  H01L21/32105 ,  H01L27/11582 ,  H01L29/4908 ,  H01L29/66765 ,  H01L29/78678

Abstract: 本发明可以抑制由半导体层与绝缘膜的界面态密度增加所引起的迁移率和可靠性的降低。包括以下工序：形成由控制栅电极和层间绝缘膜交替层叠而成的层叠结构的工序；沿上述控制栅电极和上述层间绝缘膜的层叠方向形成贯通上述层叠结构的贯通孔的工序；形成覆盖上述贯通孔的内侧表面的第1绝缘膜的工序；形成覆盖上述第1绝缘膜的内侧表面的电荷蓄积部的工序；形成覆盖上述电荷蓄积部的内侧表面的第2绝缘膜的工序；形成覆盖上述第2绝缘膜的内侧表面的半导体层的工序；以及，在含氧气氛中、在600℃以下的温度下进行热处理，以使上述半导体层与上述第2绝缘膜的界面被氧化的工序。

公开(公告)号：CN102782847A

公开(公告)日：2012-11-14

申请号：CN201180011998.X

申请日：2011-03-11

Applicant: 株式会社东芝

Inventor： 藤井章辅 ,  松下大介 ,  三谷祐一郎

IPC: H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC classification number: H01L45/08 ,  G11C13/0007 ,  G11C2213/79 ,  H01L27/2409 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/145

Abstract: 根据一个实施例，一种电阻变化器件包括：包含金属的第一电极；第二电极；以及在所述第一和第二电极之间的包含Si和O的非晶氧化物层，该层在从所述第一电极到所述第二电极的方向上具有O的浓度梯度及其第一峰值。

公开(公告)号：CN101494172A

公开(公告)日：2009-07-29

申请号：CN200910004862.0

申请日：2009-01-21

Applicant: 株式会社东芝

Inventor： 松下大介 ,  三谷祐一郎

IPC: H01L21/336 ,  H01L21/314 ,  H01L29/788 ,  H01L27/115

CPC classification number: H01L29/518 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/3145 ,  H01L27/115 ,  H01L27/11517 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/4916 ,  H01L29/513 ,  H01L29/78 ,  H01L29/788 ,  H01L29/792

Abstract: 本发明提供了一种在具有难以生成缺陷且高品质的绝缘膜的同时，可以降低漏电流的半导体装置及其制造方法。所述半导体装置的制造方法包括：在绝缘层上形成非晶硅层的步骤；在非晶硅层中导入氧的步骤；以及氮化导入了氧的非晶硅层，并形成硅氧氮化层的步骤。

公开(公告)号：CN101241881A

公开(公告)日：2008-08-13

申请号：CN200810074158.8

申请日：2005-06-23

Applicant: 株式会社东芝

Inventor： 三谷祐一郎 ,  松下大介

IPC: H01L21/8247 ,  H01L21/336 ,  H01L21/28 ,  H01L21/31

CPC classification number: H01L21/28202 ,  H01L21/28273 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/7885

Abstract: 提供一种非易失性半导体存储器件的制造方法，包括：通过直接氮化第一导电类型的硅衬底的主面形成氮化硅膜，然后在氧化气氛中加热所述衬底，以形成多个氧化硅膜，一个位于所述氮化硅膜和所述衬底之间的界面中，另一个位于所述氮化硅膜上，所述多个氧化硅膜和所述氮化硅膜形成第一栅绝缘膜；在所述第一栅绝缘膜上形成浮栅电极；在所述浮栅电极上形成第二栅绝缘膜；在所述第二栅绝缘膜上形成控制栅电极；以及在所述衬底的所述主面中形成第二导电类型的源区和漏区，在所述源区和漏区之间设置所述第一栅绝缘膜。

公开(公告)号：CN103415888B

公开(公告)日：2016-04-20

申请号：CN201180068942.8

申请日：2011-09-16

Applicant: 株式会社东芝

Inventor： 市原玲华 ,  松下大介 ,  藤井章辅

IPC: G11C13/00 ,  H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC classification number: G11C13/0069 ,  G11C11/5614 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/004 ,  G11C13/0097 ,  G11C2013/005 ,  G11C2013/0073 ,  G11C2013/009 ,  G11C2013/0092 ,  G11C2213/15 ,  G11C2213/33 ,  H01L27/101 ,  H01L27/2409 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/142 ,  H01L45/148

Abstract: 根据一个实施例，电阻变化存储器包括存储器单元和控制电路。所述存储器单元包括第一电极和第二电极，以及置于所述第一电极与所述第二电极之间的可变电阻层。所述控制电路在所述第一电极与所述第二电极之间施加电压以执行写入、擦除和读取。在所述写入期间，所述控制电路在所述第一电极与所述第二电极之间施加第一电压脉冲，然后在施加所述第一电压脉冲之后，施加与所述第一电压脉冲极性不同的第二电压脉冲。

公开(公告)号：CN103403807A

公开(公告)日：2013-11-20

申请号：CN201280010795.3

申请日：2012-03-21

Applicant: 株式会社东芝

Inventor： 高岛章 ,  宫川英典 ,  藤井章辅 ,  松下大介

IPC: G11C13/00

CPC classification number: G11C13/0097 ,  G11C13/0002 ,  G11C13/0011 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2013/0088 ,  G11C2213/33 ,  G11C2213/77

Abstract: 根据一个实施例，非易失性半导体存储器设备包括存储器单元阵列和控制电路。该存储器单元阵列包括存储器单元，每一个存储器单元都包括可变电阻元件，其中在复位操作中流动的复位电流比在置位操作中流动的置位电流小不少于一个数量级。该控制电路对存储器单元执行复位操作和置位操作。该控制电路对处于低电阻状态并连接到选择的第一互连和选择的第二互连的所有存储器单元执行复位操作。

公开(公告)号：CN101494172B

公开(公告)日：2010-12-22

申请号：CN200910004862.0

申请日：2009-01-21

Applicant: 株式会社东芝

Inventor： 松下大介 ,  三谷祐一郎

IPC: H01L21/336 ,  H01L21/314 ,  H01L29/788 ,  H01L27/115

CPC classification number: H01L29/518 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/3145 ,  H01L27/115 ,  H01L27/11517 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/4916 ,  H01L29/513 ,  H01L29/78 ,  H01L29/788 ,  H01L29/792

Abstract: 本发明提供了一种在具有难以生成缺陷且高品质的绝缘膜的同时，可以降低漏电流的半导体装置及其制造方法。所述半导体装置的制造方法包括：在绝缘层上形成非晶硅层的步骤；在非晶硅层中导入氧的步骤；以及氮化导入了氧的非晶硅层，并形成硅氧氮化层的步骤。

公开(公告)号：CN101276843A

公开(公告)日：2008-10-01

申请号：CN200810096687.8

申请日：2008-01-24

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松下大介 ,  村冈浩一 ,  中崎靖 ,  加藤弘一

IPC: H01L29/788 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/792

Abstract: 本发明提供一种具有隧道绝缘膜的半导体存储装置及其制造方法，即使薄膜化也不会使重复进行写入/擦除时的耐性(耐久特性)恶化。该半导体存储装置包括：半导体衬底(2)；在半导体衬底上形成的第一绝缘膜(6)，该第一绝缘膜包括具有第一氮氧化硅层(8b)、氮化硅层(8a)以及第二氮氧化硅层(8c)的叠层结构的氮氧化硅膜(8)、以及形成在所述氮氧化硅膜上的富硅氧化硅膜(10)；形成在第一绝缘膜上的电荷蓄积层(12)；形成在电荷蓄积层上的第二绝缘膜(14)；和形成在第二绝缘膜上的控制栅极(16)。

公开(公告)号：CN1819261A

公开(公告)日：2006-08-16

申请号：CN200610006810.3

申请日：2006-02-07

Applicant: 株式会社东芝

Inventor： 松下大介 ,  村冈浩一 ,  中崎靖 ,  加藤弘一 ,  清水敬

IPC: H01L29/51 ,  H01L29/78 ,  H01L21/283 ,  H01L21/336 ,  H01L21/314

CPC classification number: H01L21/02112 ,  H01L21/02274 ,  H01L21/28202 ,  H01L21/3143 ,  H01L21/318 ,  H01L29/513 ,  H01L29/518 ,  H01L29/78

Abstract: 根据本发明的一方面，公开了一种半导体装置，其包含半导体衬底；和形成在该半导体衬底上的、P－沟道MOS晶体管的栅绝缘膜。所述栅绝缘膜具有氧化物薄膜(SiO2)，和包含硼原子和氮原子的防扩散薄膜(BN)。

公开(公告)号：CN1713389A

公开(公告)日：2005-12-28

申请号：CN200510079464.7

申请日：2005-06-23

Applicant: 株式会社东芝

Inventor： 三谷祐一郎 ,  松下大介

IPC: H01L27/105 ,  H01L29/788 ,  H01L21/8239 ,  H01L21/336

CPC classification number: H01L21/28202 ,  H01L21/28273 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/7885

Abstract: 提供一种非易失性半导体存储器件，该非易失性半导体存储器件包括：选择性地在第一导电类型的主面上形成使得在其间叠置第一栅绝缘膜的浮栅电极、在浮栅电极上形成使得在其间叠置第二栅绝缘膜的控制栅电极、和与各栅电极对应在衬底的主面中形成的第二导电类型的源/漏区。第一栅电极具有在氧化硅膜之间保持氮化硅膜的三层结构，且该氮化硅膜包含三配位氮键。