一种电压域振荡量子器件伏安特性的建模方法

    公开(公告)号:CN108717471B

    公开(公告)日:2022-01-04

    申请号:CN201810240525.0

    申请日:2018-03-22

    Abstract: 本发明涉及一种电压域振荡量子器件伏安特性的建模方法。根据电压域振荡量子器件的电流疏运机理,对同类器件结构伏安特性的仿真测试曲线进行类比分析,进行曲线分解;对分解后的曲线分量建立数学模型。将分量数学模型进行叠加,得到初始完整伏安特性曲线模型,采用仿真拟合模型参数;将模型结果曲线与数值仿真测试曲线对比分析,根据存在误差的规律性优化拟合参数;采用误差消减方法得到精确的伏安特性模型结果。本发明解决了电压域振荡量子器件伏安特性难以直接解析求解及仿真测试曲线难以直接解析表述的问题。所得电压域振荡量子器件伏安特性精确模型为电压域电流振荡量子阱器件的伏安特性、器件结构与制造工艺设计奠定解析理论基础。

    一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路

    公开(公告)号:CN112332813A

    公开(公告)日:2021-02-05

    申请号:CN202011282372.X

    申请日:2020-11-17

    Abstract: 本发明公开了一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路,电路具有非易失的特点并且带有异步置位复位功能。整个电路包括三个模块:前级忆阻D锁存器模块,后级忆阻D锁存器模块以及异步忆阻置位复位模块。前级忆阻D锁存器模块包括MOS管T1、T2、T3、T4和T5,忆阻器M1,电阻R1以及2个CMOS反相器N1和N2;后级忆阻D锁存器模块包括MOS管T6、T7、T8、T9和T10,忆阻器M2电阻R2以及2个CMOS反相器N5和N6;异步忆阻置位复位模块包括忆阻器M3、M4、M5、M6、M7、M8和M9,以及2个反相器N7和N8;还有用于时钟输入的2个CMOS反相器N3和N4。电路利用了Biolek阈值型忆阻器,该模型具有阈值特性以及记忆特性,利用这种忆阻器模型使得整个电路结构简单,响应速度快。

    一种电压域振荡量子器件伏安特性的建模方法

    公开(公告)号:CN108717471A

    公开(公告)日:2018-10-30

    申请号:CN201810240525.0

    申请日:2018-03-22

    Abstract: 本发明涉及一种电压域振荡量子器件伏安特性的建模方法。根据电压域振荡量子器件的电流疏运机理,对同类器件结构伏安特性的仿真测试曲线进行类比分析,进行曲线分解;对分解后的曲线分量建立数学模型。将分量数学模型进行叠加,得到初始完整伏安特性曲线模型,采用仿真拟合模型参数;将模型结果曲线与数值仿真测试曲线对比分析,根据存在误差的规律性优化拟合参数;采用误差消减方法得到精确的伏安特性模型结果。本发明解决了电压域振荡量子器件伏安特性难以直接解析求解及仿真测试曲线难以直接解析表述的问题。所得电压域振荡量子器件伏安特性精确模型为电压域电流振荡量子阱器件的伏安特性、器件结构与制造工艺设计奠定解析理论基础。

    一种低功耗GaN/AlGaN共振隧穿二极管

    公开(公告)号:CN108198867A

    公开(公告)日:2018-06-22

    申请号:CN201711473088.9

    申请日:2017-12-29

    Abstract: 本发明涉及一种低功耗GaN/AlGaN共振隧穿二极管。本发明包括GaN基底、n+-GaN集电区层、i-GaN第一隔离层、i-AlGaN第一势垒层、i-GaN量子阱层、i-AlGaN第二势垒层、i-GaN或者i-InGaN第二隔离层、n+-GaN发射区层、AlN钝化层、集电区金属电极引脚与发射区金属电极引脚。本发明采用高质量非 极性上表面的外延本征GaN基底上外延生长GaN/AlGaN纳米薄膜制备的共振隧穿二极管。具有足够明显且实用的负微分电阻伏安特性,在足够低的正偏压下具有较低的峰值电流与谷值电流,功耗较低。

    一种新型电压域振荡二极管

    公开(公告)号:CN108183136A

    公开(公告)日:2018-06-19

    申请号:CN201711478511.4

    申请日:2017-12-29

    Abstract: 本发明涉及一种新型电压域振荡二极管。本发明包括初始上表面为镓面GaN基底、n+-qInGaN集电区层、i-InGaN第一隔离层、i-InGaN第一势垒层、i-InGaN量子阱层、i-GaN第二势垒层、i-InGaN第二隔离层、n+-InGaN发射区层、AlN钝化层、集电区金属电极引脚和发射区金属电极引脚。本发明采用GaN基双势垒单量子阱超晶格结构的势垒层极化电场削弱外加电场作用,有效抑制低偏置电压区域带内共振隧穿;利用紧邻集电极势垒的集电区耗尽层作为集电极势垒的辅助势垒,伏安特性在较高偏压区表现为多协调制电流振荡各能级对应电子波函数的共振隧穿与叠加,形成很多个微分负阻区与正电阻区相间排列。

    一种金属栅功函数变化导致栅电容统计分布的估计方法

    公开(公告)号:CN108052727A

    公开(公告)日:2018-05-18

    申请号:CN201711298716.4

    申请日:2017-12-08

    Abstract: 本发明涉及金属栅电容统计分布的估计方法。一种金属栅功函数变化导致栅电容统计分布的估计方法,包括如下步骤:通过HSPICE软件,设定相关的变异参数,确定绝对标准偏差的大小,并进行10000次的蒙特卡罗仿真。提取MOSFET器件的栅电容参数C。将数据读取到MATLAB中并应用其统计工具箱,进行概率密度函数和累积概率函数拟合并表征;用假设检验判断统计的正确性。本发明利用密度函数、累计概率函数拟合并表征,使用假设检验判断,能在CMOS器件和电路设计早期,快速精确地预测由于MG‑WFV效应导致实际纳米器件和电路的制造性能变化的统计分布,以减少实际制造集成电路芯片性能的盲目性。

    一种负电容场效应晶体管中抑制随机掺杂效应的建模方法

    公开(公告)号:CN108416179B

    公开(公告)日:2021-09-07

    申请号:CN201810465594.1

    申请日:2018-05-16

    Inventor: 吕伟锋

    Abstract: 本发明公开了一种负电容场效应晶体管中抑制随机掺杂效应的建模方法。该方法提供了NC‑MOSFET的剖面结构,在传统MOSFET的金属栅极上添加一层氧化铪(HfO)作为铁电材料,实现负电容的集成制作。建立了NC‑MOSFET的串联等效电容模型,解析了器件的性能参数与负电容的数学关系,并根据电容分压原理,推导内部栅极的电压,明晰了内部电压放大的机制,通过计算CEQ,IDNC,SSNC和DIBLNC的标准差、偏度和峰度,实现了其抑制RDE效应的原理分析和建模。

    一种补偿负电容晶体管内部栅电势损失的方法

    公开(公告)号:CN113223965A

    公开(公告)日:2021-08-06

    申请号:CN202110417676.0

    申请日:2021-04-19

    Abstract: 本发明公开了一种补偿负电容晶体管在高漏极电压下靠近漏极侧内栅电势损失的方法,本发明在现有的N型负电容晶体管制作过程中,增加一道P型离子的沟道注入步骤。具体实施方法为:在完成N型负电容晶体管的金属栅极TiN材料积淀工艺之后,在靠近漏端(drain)的沟道区域局部额外注入一定浓度的P型离子,目的是提高漏极与沟道交界处局部区域的P型离子的掺杂浓度,并且保持之后的现有工艺技术和步骤都不变。其特点是这种方法与现有nNCFET工艺具有很好的兼容性,制造过程没有明显的增加工艺难度与复杂度。本发明通过可以缓解负电容晶体管输出电流随着漏极电压升高而下降导致的负微分电阻现象,保持了nNCFET优良的性能。

    一种金属栅功函数变化导致栅电容统计分布的估计方法

    公开(公告)号:CN108052727B

    公开(公告)日:2021-05-14

    申请号:CN201711298716.4

    申请日:2017-12-08

    Abstract: 本发明涉及金属栅电容统计分布的估计方法。一种金属栅功函数变化导致栅电容统计分布的估计方法,包括如下步骤:通过HSPICE软件,设定相关的变异参数,确定绝对标准偏差的大小,并进行10000次的蒙特卡罗仿真。提取MOSFET器件的栅电容参数C。将数据读取到MATLAB中并应用其统计工具箱,进行概率密度函数和累积概率函数拟合并表征;用假设检验判断统计的正确性。本发明利用密度函数、累计概率函数拟合并表征,使用假设检验判断,能在CMOS器件和电路设计早期,快速精确地预测由于MG‑WFV效应导致实际纳米器件和电路的制造性能变化的统计分布,以减少实际制造集成电路芯片性能的盲目性。

Patent Agency Ranking